技术特征：
1.一种比较器，其特征在于，包括：锁存电路和校准电路，所述锁存电路包括第一下拉单元和第二下拉单元，所述第一下拉单元用于根据所述比较器的第二差分输出信号对所述比较器的第一差分输出信号进行下拉，所述第二下拉单元用于根据所述第一差分输出信号对所述第二差分输出信号进行下拉，所述校准电路包括：第一校准单元，所述第一校准单元包括串联的第一开关管和第一校准管，所述第一开关管和所述第一校准管串联后与所述第一下拉单元并联；第二校准单元，所述第二校准单元包括串联的第二开关管和第二校准管，所述第二开关管和所述第二校准管串联后与所述第二下拉单元并联；调节单元，所述调节单元与所述第一校准管和所述第二校准管的控制端分别相连，所述调节单元用于调节所述第一校准管和所述第二校准管的控制电压以调节所述第一下拉单元和所述第二下拉单元的下拉能力，进而调整所述比较器的输入失调电压。2.根据权利要求1所述的比较器，其特征在于，所述第一下拉单元包括第三开关管，所述第三开关管的第一端与所述锁存电路的第一下拉节点相连，所述第三开关管的第二端接地，所述第三开关管的控制端与所述比较器的第二差分输出端相连；所述第二下拉单元包括第四开关管，所述第四开关管的第一端与所述锁存电路的第二下拉节点相连，所述第四开关管的第二端接地，所述第四开关管的控制端与所述比较器的第一差分输出端相连。3.根据权利要求2所述的比较器，其特征在于，所述比较器还包括预放大电路，所述锁存电路还包括：第一输入单元，所述第一输入单元与所述预放大电路的第二输出端、所述第一差分输出端和所述第一下拉节点相连，所述第一输入单元用于根据所述预放大电路的第二输出信号导通所述第一差分输出端和所述第一下拉节点；第二输入单元，所述第二输入单元与所述预放大电路的第一输出端、所述第二差分输出端和所述第二下拉节点相连，所述第二输入单元用于根据所述预放大电路的第一输出信号导通所述第二差分输出端和所述第二下拉节点。4.根据权利要求3所述的比较器，其特征在于，所述第一输入单元包括第五开关管，所述第五开关管的第一端与所述第一差分输出端相连，所述第五开关管的第二端与所述第一下拉节点相连，所述第五开关管的控制端与所述预放大电路的第二输出端相连；所述第二输入单元包括第六开关管，所述第六开关管的第一端与所述第二差分输出端相连，所述第六开关管的第二端与所述第二下拉节点相连，所述第六开关管的控制端与所述预放大电路的第一输出端相连。5.根据权利要求3或4所述的比较器，其特征在于，所述锁存电路还包括第一上拉单元和第二上拉单元，所述第一上拉单元用于根据所述第二差分输出信号对所述第一差分输出信号进行上拉，所述第二上拉单元用于根据所述第一差分输出信号对所述第二差分输出信号进行上拉。6.根据权利要求5所述的比较器，其特征在于，所述第一上拉单元包括第七开关管，所述第七开关管的第一端与预设电源相连，所述第七开关管的第二端与所述比较器的第一差分输出端相连，所述第七开关管的控制端与所述比较器的第二差分输出端相连；所述第二上拉单元包括第八开关管，所述第八开关管的第一端与所述预设电源相连，
所述第八开关管的第二端与所述第二差分输出端相连，所述第八开关管的控制端与所述第一差分输出端相连。7.根据权利要求2所述的比较器，其特征在于，所述锁存电路还包括：第一复位单元，所述第一复位单元与第一时钟信号端和所述第一下拉节点相连，所述第一复位单元用于根据第一时钟信号对所述第一下拉节点进行复位；第二复位单元，所述第二复位单元与所述第一时钟信号端和所述第二下拉节点相连，所述第二复位单元用于根据所述第一时钟信号对所述第二下拉节点进行复位。8.根据权利要求7所述的比较器，其特征在于，所述第一复位单元包括第九开关管，所述第九开关管的第一端与所述第一下拉节点相连，所述第九开关管的第二端接地，所述第九开关管的控制端与所述第一时钟信号端相连；所述第二复位单元包括第十开关管，所述第十开关管的第一端与所述第二下拉节点相连，所述第十开关管的第二端接地，所述第十开关管的控制端与所述第一时钟信号端相连。9.根据权利要求5所述的比较器，其特征在于，所述锁存电路还包括：第三复位单元，所述第三复位单元与第二时钟信号端和所述比较器的第一差分输出端相连，所述第三复位单元用于根据第二时钟信号对所述第一差分输出端进行复位；第四复位单元，所述第四复位单元与所述第二时钟信号端和所述比较器的第二差分输出端相连，所述第四复位单元用于根据所述第二时钟信号对所述第二差分输出端进行复位。10.根据权利要求9所述的比较器，其特征在于，所述第三复位单元包括第十一开关管，所述第十一开关管的第一端与预设电源相连，所述第十一开关管的第二端与所述第一差分输出端相连，所述第十一开关管的控制端与所述第二时钟信号端相连；所述第四复位单元包括第十二开关管，所述第十二开关管的第一端与所述预设电源相连，所述第十二开关管的第二端与所述第二差分输出端相连，所述第十二开关管的控制端与所述第二时钟信号端相连。11.根据权利要求3所述的比较器，其特征在于，所述预放大电路包括预放大单元，所述预放大单元与所述比较器的第一差分输入端和第二差分输入端、所述锁存电路以及第一时钟信号端相连，所述预放大单元用于根据第一时钟信号对所述第一差分输入信号和第二差分输入信号进行预放大。12.根据权利要求11所述的比较器，其特征在于，所述预放大单元包括：第十三开关管，所述第十三开关管的第一端与预设电源相连，所述第十三开关管的控制端与所述第一时钟信号端相连；第十四开关管，所述第十四开关管的第一端与所述第十三开关管的第二端相连，所述第十四开关管的控制端与所述第一差分输入端相连；第十五开关管，所述第十五开关管的第一端与所述第十三开关管的第二端相连，所述第十五开关管的控制端与所述第二差分输入端相连；第十六开关管，所述第十六开关管的第一端与所述第十四开关管的第二端相连且连接点作为所述预放大电路的第二输出端，所述第十六开关管的第二端接地，所述第十六开关管的控制端与所述第一时钟信号端相连；第十七开关管，所述第十七开关管的第一端与所述第十五开关管的第二端相连且连接
点作为所述预放大电路的第一输出端，所述第十七开关管的第二端接地，所述第十七开关管的控制端与所述第一时钟信号端相连。13.根据权利要求9所述的比较器，其特征在于，所述预放大电路包括反相器，所述反相器与第一时钟信号端相连，所述反相器用于对第一时钟信号进行反相得到所述第二时钟信号。14.根据权利要求13所述的比较器，其特征在于，所述反相器包括第十八开关管和第十九开关管，所述第十八开关管的第一端与预设电源相连，所述第十八开关管的第二端与所述第十九开关管的第一端相连，所述第十九开关管的第二端接地，所述十八开关管的控制端和所述第十九开关管的控制端均与所述第一时钟信号端相连。15.根据权利要求2所述的比较器，其特征在于，所述第一开关管的第一端与所述第一下拉节点相连，所述第一开关管的第二端与所述第一校准管的第一端相连，所述第一校准管的第二端接地，所述第一开关管的控制端与所述第二差分输出端相连；所述第二开关管的第一端与所述第二下拉节点相连，所述第二开关管的第二端与所述第二校准管的第一端相连，所述第二校准管的第二端接地，所述第二开关管的控制端与所述第一差分输出端相连。16.根据权利要求15所述的比较器，其特征在于，所述调节单元包括：第一分压电路和第一开关电路，所述第一分压电路用于对第一预设电压进行分压得到p个第一分压电压，所述第一开关电路与所述第一分压电路和所述第一校准管的控制端相连，所述第一开关电路用于根据第一选通信号将所述p个第一分压电压中的一个输入所述第一校准管的控制端，其中，p为大于1的整数；第二分压电路和第二开关电路，所述第二分压电路用于对第二预设电压进行分压得到n个第二分压电压，所述第二开关电路与所述第二分压电路和所述第二校准管的控制端相连，所述第二开关电路用于根据第二选通信号将所述n个第二分压电压中的一个输入所述第二校准管的控制端，其中，n为大于1的整数。17.根据权利要求16所述的比较器，其特征在于，所述p个第一分压电压的取值范围为400mv～500mv，所述n个第二分压电压的取值范围为0mv～700mv。18.根据权利要求16所述的比较器，其特征在于，所述调节单元还包括：第一选通发生电路，所述第一选通发生电路用于根据第一校准阶段控制信号、校准时钟信号和第一锁存信号生成所述第一选通信号；第二选通发生电路，所述第二选通发生电路用于根据第二校准阶段控制信号、所述校准时钟信号和第二锁存信号生成所述第二选通信号。19.根据权利要求18所述的比较器，其特征在于，所述第一选通发生电路和所述第二选通发生电路均由触发器和逻辑门构成。20.根据权利要求18所述的比较器，其特征在于，所述第一选通发生电路和所述第二选通发生电路的结构相同，其中，所述第一选通发生电路包括：与门、p+1个触发器、第一非门、p-1个第二非门、p-1个或非门，其中，所述与门的三个输入端分别与第一校准阶段控制端、校准时钟信号端和第一锁存信号端相连，所述与门的输出端与每个所述触发器的时钟信号端相连；p+1个所述触发器的输入端和输出端依次串联，且串联的第一个触发器的输入端与预
设电源相连，第p+1个触发器的输出端与所述第一非门的输入端相连，所述第一非门的输出端与每个所述触发器的清零端相连；p-1个所述第二非门的输入端与第1个触发器至第p-1个触发器的输出端对应相连，p-1个所述第二非门的输出端与p-1个所述或非门的第一输入端对应相连；p-1个所述或非门的第二输入端和输出端依次串联，且串联的第一个或非门的第二输入端与第p个触发器的输出端相连，其中，通过所述第p个触发器的输出端、每个所述或非门的输出端输出所述第一选通信号。21.根据权利要求20所述的比较器，其特征在于，所述调节单元还包括：控制器，所述控制器用于输出所述第一校准阶段控制信号、所述第二校准阶段控制信号、所述校准时钟信号、所述第一锁存信号和所述第二锁存信号，其中，在第一校准阶段，输出所述第二校准阶段控制信号和所述校准时钟信号，以逐步调整所述第二校准管的控制电压，直至所述第二校准管的控制电压大于所述比较器的输入失调电压，输出所述第二锁存信号以使所述第二校准管的控制电压保持不变；在第二校准阶段，输出所述第一校准阶段控制信号和所述校准时钟信号，以逐步调整所述第一校准管的控制电压，直至所述第一校准管的控制电压大于所述第一校准阶段后所述比较器的输入失调电压，输出所述第一锁存信号以使所述第一校准管的控制电压保持不变。22.根据权利要求21所述的比较器，其特征在于，所述控制器用于在检测到所述比较器的第二差分输出信号为方波信号时确定所述第二校准管的控制电压大于所述比较器的输入失调电压，并在检测到所述比较器的第一差分输出信号为方波信号时确定所述第一校准管的控制电压大于所述第一校准阶段后所述比较器的输入失调电压。23.根据权利要求21所述的比较器，其特征在于，所述第一校准阶段包括n个校准周期，所述第二校准阶段包括p个校准周期，且每个所述校准周期均包括k个第一时钟信号，其中，k为大于1的整数，所述控制器用于：在检测到所述比较器的第二差分输出信号为方波信号、且所述方波信号的方波个数大于预设个数时，确定所述第二校准管的控制电压大于所述比较器的输入失调电压；在检测到所述比较器的第一差分输出信号为方波信号、且所述方波信号的方波个数大于所述预设个数时，确定所述第一校准管的控制电压大于所述第一校准阶段后所述比较器的输入失调电压，其中，所述预设个数为k的二分之一取整。24.根据权利要求21-23中任一项所述的比较器，其特征在于，所述控制器还用于在所述比较器每次上电时进行校准。25.根据权利要求11所述的比较器，其特征在于，在校准时，所述第一差分输入端和所述第二差分输入端短接，且短接后与共模电压相连。26.一种芯片，其特征在于，包括根据权利要求1-25中任一项所述的比较器。27.一种电子设备，其特征在于，包括根据权利要求26所述的芯片。
技术总结
本发明涉及集成电路技术领域，且公开了一种比较器、芯片及电子设备，其中比较器包括锁存电路和校准电路，锁存电路包括第一下拉单元和第二下拉单元，校准电路包括：第一校准单元，第一校准单元包括串联的第一开关管和第一校准管，第一开关管和第一校准管串联后与第一下拉单元并联；第二校准单元，第二校准单元包括串联的第二开关管和第二校准管，第二开关管和第二校准管串联后与第二下拉单元并联；调节单元，调节单元用于调节第一校准管和第二校准管的控制电压以调节第一下拉单元和第二下拉单元的下拉能力，进而调整比较器的输入失调电压。该比较器可提高失调电压调节范围和比较精度，且电路简单利于集成。且电路简单利于集成。且电路简单利于集成。
技术研发人员：胡毅 胡伟波 李振国 侯佳力 肖澳庆 崔海涛
受保护的技术使用者：南开大学
技术研发日：2022.08.15
技术公布日：2022/11/29