半导体集成电路器件的制作方法

与本公开一致的示例实施例涉及半导体集成电路器件和向其提供偏置功率的方法。

背景技术：

1、在相关技术的半导体集成电路器件中，为了选择性地向标准单元的本体或阱提供偏置功率，不得不形成可能占据大面积并消耗高电功率的本体偏置发生器(body biasgenerator，bbgen)。因此，期望改进向标准单元的本体或阱提供偏置功率的方法，从而可以提高集成度并且可以降低功耗。

技术实现思路

1、本发明的一方面是提供具有改善的电特性的半导体集成电路器件。

2、另一方面是提供一种向具有改善的电特性的半导体集成器件提供偏置功率的方法。

3、根据一个或更多个示例实施例的一方面，提供了一种半导体集成电路器件。所述半导体集成电路器件可以包括：第一阱和第二阱，所述第一阱和所述第二阱位于衬底中，并且掺杂有具有彼此不同的导电类型的杂质；编程晶体管，所述编程晶体管包括位于所述第一阱上的第一栅极结构以及位于所述第一阱的与所述第一栅极结构相邻的上部中的第一杂质区和第二杂质区；以及一次性可编程(otp)存储器结构，所述otp存储器结构包括位于所述第二阱上的第一反熔丝和第二反熔丝。所述第二反熔丝可以包括位于所述第二阱上的填充氧化物层。所述第一反熔丝可以包括位于所述填充氧化物层上的半导体层和位于所述半导体层上的第二栅极结构。所述第二栅极结构可以包括栅极绝缘图案和位于所述栅极绝缘图案上的栅电极。在所述半导体层的与所述第二栅极结构相邻的部分中可以形成有第三杂质区和第四杂质区。所述第二杂质区和所述第三杂质区可以彼此电连接。

4、根据一个或更多个示例实施例的另一方面，提供了一种半导体集成电路器件。所述半导体集成电路器件可以包括：第一阱和第二阱，所述第一阱和所述第二阱位于衬底中，并且掺杂有具有彼此不同的导电类型的杂质；第一填充氧化物层，所述第一填充氧化物层位于所述第一阱上；第一半导体层，所述第一半导体层位于所述第一填充氧化物层上；编程晶体管，所述编程晶体管包括位于所述第一半导体层上的第一栅极结构以及位于所述第一半导体层的与所述第一栅极结构相邻的上部中的第一杂质区和第二杂质区；第二填充氧化物层，所述第二填充氧化物层位于所述第二阱上；第二半导体层，所述第二半导体层位于所述第二填充氧化物层上；以及第一反熔丝，所述第一反熔丝包括位于所述第二半导体层上的第二栅极结构以及位于所述第二半导体层的与所述第二栅极结构相邻的上部中的第三杂质区和第四杂质区。所述第二杂质区和所述第三杂质区可以彼此电连接。

5、根据一个或更多个示例实施例的又一方面，提供了一种半导体集成电路器件。所述半导体集成电路器件可以包括：第一阱和第二阱，所述第一阱和所述第二阱位于衬底中，并且掺杂有具有彼此不同的导电类型的杂质；编程晶体管，所述编程晶体管位于所述第一阱中，并且包括第一栅电极以及第一源极/漏极区和第二源极/漏极区；第一反熔丝；以及第二反熔丝，所述第二反熔丝位于所述第一反熔丝与所述第二阱之间。所述第二源极/漏极区电连接到所述第一反熔丝和所述第二反熔丝中的每一者，并且当选择电压被施加到所述第一栅电极，编程电压被施加到所述第一源极/漏极区，并且偏置电源电压被施加到所述第二反熔丝时，所述第一反熔丝和所述第二反熔丝均变得短路，并且所述偏置电源电压被提供到所述第二阱。

6、根据本发明构思的示例实施例，提供了一种半导体集成电路器件。所述半导体集成电路器件可以包括：标准单元，所述标准单元位于衬底上；一次性可编程(otp)存储器结构，所述otp存储器结构位于所述标准单元的边缘部分处，并且包括第一反熔丝和第二反熔丝；以及编程晶体管，所述编程晶体管在与所述标准单元的设置有所述otp存储器结构的所述边缘部分相邻的位置处位于所述标准单元外部，所述编程晶体管电连接到所述otp存储器结构，其中，当编程电压被施加到所述编程晶体管并且偏置电源电压被施加到所述otp存储器结构时，所述第一反熔丝和所述第二反熔丝均变得短路，并且所述偏置电源电压被提供到所述标准单元。

7、根据一个或更多个示例实施例的又一方面，提供了一种半导体集成电路器件。所述半导体集成电路器件可以包括：第一阱和第二阱，所述第一阱和所述第二阱位于衬底中并且掺杂有具有不同的导电类型的杂质；编程晶体管，所述编程晶体管包括位于所述第一阱上的第一栅极结构以及位于所述第一阱的与所述第一栅极结构相邻的部分处的第一杂质区和第二杂质区；填充氧化物层，所述填充氧化物层位于所述第二阱上；半导体层，所述半导体层位于所述填充氧化物层上；第一反熔丝，所述第一反熔丝包括：位于所述半导体层上的栅极绝缘图案、位于所述栅极绝缘图案上的栅电极以及位于所述半导体层的与所述栅电极相邻的部分处的第三杂质区和第四杂质区；第一接触插塞，所述第一接触插塞位于所述第一杂质区上并且电连接到所述第一杂质区；第二接触插塞，所述第二接触插塞位于所述第一栅极结构上并且电连接到所述第一栅极结构；第三接触插塞，所述第三接触插塞位于所述第二杂质区上并且电连接到所述第二杂质区；第四接触插塞，所述第四接触插塞位于在所述第三杂质区上并且电连接到所述第三杂质区；第五接触插塞，所述第五接触插塞位于所述栅电极上并且电连接到所述栅电极；以及布线，位于所述第三接触插塞和所述第四接触插塞上并且公共地电连接到所述第三接触插塞和所述第四接触插塞。所述第二阱、所述填充氧化物层和所述半导体层可以形成第二反熔丝。

8、根据一个或更多个示例实施例的再一方面，提供了一种向半导体集成电路器件提供偏置功率的方法。所述半导体集成电路器件可以包括：第一阱和第二阱，所述第一阱和所述第二阱位于衬底中并且掺杂有具有不同的导电类型的杂质；编程晶体管，所述编程晶体管包括位于所述第一阱上的第一栅极结构以及位于所述第一阱的与所述第一栅极结构相邻的上部中的第一杂质区和第二杂质区；以及otp存储器结构，所述otp存储器结构包括第一反熔丝和第二反熔丝，并且位于所述第二阱上。所述第二反熔丝可以包括位于所述第二阱上的填充氧化物层。所述第一反熔丝可以包括位于所述填充氧化物层上的半导体层以及包括栅极绝缘图案和位于所述栅极绝缘图案上的栅电极的第二栅极结构。第三杂质区和第四杂质区可以形成在所述半导体层的与所述栅电极相邻的部分中。在该方法中，可以将选择电压施加到所述第一栅极结构。可以将编程电压施加到所述第一杂质区。可以将偏置电源电压施加到所述栅电极。因此，所述偏置电源电压可以被提供到所述第二阱。

9、根据一个或更多个示例实施例的再一方面，提供了一种向半导体集成电路器件提供偏置功率的方法。所述半导体集成电路器件可以包括：标准单元，所述标准单元位于衬底上；一次性可编程(otp)存储器结构，所述otp存储器结构位于所述标准单元的边缘部分处，并且包括第一反熔丝和第二反熔丝；以及编程晶体管，所述编程晶体管在与所述标准单元的设置有所述otp存储器结构的所述边缘部分相邻的位置处位于所述标准单元的外部，所述编程晶体管电连接到所述otp存储器结构。在该方法中，可以将编程电压和选择电压施加到所述编程晶体管。可以将偏置电源电压施加到所述otp存储器结构。因此，所述偏置电源电压可以被提供到所述标准单元。