电压内插器的制作方法

1.本文件一般涉及模拟信号处理技术。


背景技术：

2.在模拟信号处理中，通常需要两个电压的平均值或更一般的插值。例如，两个电压的插值可以用作信号转换的参考电压，例如闪存转换器中的参考插值。作为另一个示例，两个电压的插值可用于偏置目的。例如，插值可用于在全差分放大器中，基于其核心的两个偏置电压，定义调节其输出共模电平以允许最大输出信号摆动的最佳值。


技术实现要素：

3.除其他外，本发明涉及用于在不加载两个电压且不需要显著功率或额外面积的情况下内插两个电压的技术。描述了缓冲放大器的特定拓扑结构，其通过消除系统误差源而不依赖于高增益来提供精度，从而简化频率补偿并降低功耗。这可以通过创新的反馈结构将放大器从负载电流中偏置来实现，这可以消除对放大器内部高阻抗节点的需要。
4.在一些方面，本公开涉及产生输出电压的电路，所述电路包括：分压器，至少包括第一电阻器件和第二电阻器件，其中在沿所述分压器的节点处产生所述输出电压；第一闭环放大器电路，用于：驱动所述分压器的第一端子(va)；和接收第一参考电压(va)，其中所述第一闭环放大器电路被配置为从通过所述分压器的电流导出第一偏置电流；和第二闭环放大器电路，用于：驱动所述分压器的第二端子(vb)；和接收第二参考电压(vb)，其中所述第二闭环放大器电路被配置为从通过所述分压器的电流导出第二偏置电流。
5.在一些方面，本公开涉及一种使用包括分压器的电路产生输出电压的方法，所述分压器具有至少第一电阻器件和第二电阻器件，其中在沿所述分压器的节点处产生所述输出电压，所述方法包括：驱动所述分压器的第一端子(va)；接收第一参考电压(va)；从通过所述分压器的电流导出第一偏置电流；驱动所述分压器的第二端子(vb)；接收第二参考电压(vb)；和从通过分压器的电流导出第二偏置电流。
6.在一些方面，本公开涉及产生输出电压的电路，所述电路包括：分压器，至少包括第一电阻器件和第二电阻器件，其中在沿所述分压器的节点处产生所述输出电压；第一闭环放大器电路，包括驱动所述分压器并具有第一栅极端子的第一输出晶体管，所述第一闭环放大器电路用于：驱动所述分压器的第一端子(va)；和接收第一参考电压(va)，其中所述第一闭环放大器电路被配置为从通过所述分压器的电流导出第一偏置电流；和第二闭环放大器电路，用于：驱动所述分压器的第二端子(vb)；和接收第二参考电压(vb)，其中所述第二闭环放大器电路被配置为从通过所述分压器的电流导出第二偏置电流，其中所述第一闭环放大器电路包括第一尾电流电路，以响应于所述第一输出晶体管的第一栅极端子处的电压产生第一尾电流，和其中所述第一尾电流是通过所述分压器的电流的缩放版本。
7.本摘要旨在提供本专利申请主题的概述。其不旨在提供本发明的排他性或穷尽性解释。包括详细描述是为了提供关于本专利申请的进一步信息。
附图说明
8.在不一定按比例绘制的附图中，相似的数字可以在不同的视图中描述相似的部件。具有不同字母后缀的相似数字可以表示相似组件的不同实例。附图作为示例而非限制性地总体示出了本文档中讨论的各种实施例。
9.图1是用于生成两个电压的内插的分压器的示例。
10.图2是由闭环放大器缓冲以产生两个电压的内插的分压器电路的示例。
11.图3是使用本公开的各种技术产生内插电压的电路的示例。
12.图4描绘了来自图3的电路的理想平均值的直流误差，在过程和温度可变性之间进行了模拟。
13.图5是使用本公开的各种技术生成内插电压的电路的另一示例。
14.图6是使用本公开的各种技术生成内插电压的电路的另一示例。
15.图7是使用本公开的各种技术生成内插电压的电路的另一示例。
16.图8是使用本公开的各种技术产生输出电压的电路的另一示例。
具体实施方式
17.在模拟信号处理中，通常需要两个电压的平均值或更一般的插值。现有的在两个参考电压之间插值的方法可以加载参考电压或缓冲参考电压。防止加载参考电压的方法可能需要在频率补偿和/或功耗方面要求很高的放大器，或者这些方法使用要求不高的放大器但以内插电压的严重不准确为代价。
18.为了防止加载参考电压，放大器电路可以缓冲参考电压，并且为了保持生成的平均电压的准确性，可以在缓冲功能周围提供负反馈。然而，这种方法可需要显著的功率和频率补偿才能充分执行。
19.本发明人已经认识到需要一种用于内插两个电压而不加载它们并且不需要显著功率或额外面积的解决方案。除其他外，本发明描述了缓冲放大器的特定拓扑，其通过消除系统误差源而不依赖于高增益来提供精度，从而简化频率补偿并降低功耗。这可以通过创新的反馈结构将放大器从负载电流中偏置来实现，这可以消除对放大器内部高阻抗节点的需要。
20.图1是用于生成两个电压的内插的分压器的示例。产生平均电压的最简单方法是使用电阻分压器100(在本发明中也称为“分压器”)，该分压器具有参考电压va和驱动分压器100的vb(va≥vb)以及在中间节点处抽头的电压vc，如图1所示。
21.中间节点将分压器的总电阻r
t
分为两段等效电阻ra和rb(r
t
＝ra+rb)，如图1所示。应用基尔霍夫电路定律并假设电压vc连接到高阻抗节点，所得电压vc如等式1所示：
[0022][0023]
电压vc可以采用电压va和vb之间的任何值，并通过调整ra和rb的相对大小。将等式1应用于与ra和rb标称相等(ra≈rb＝r)的特定情况，电压vc＝(va+vb)/2成为电压va和vb的平均值。
[0024]
流经ra和rb的电流i
ab
相同i
ab
(再次假设vc与高阻抗节点连接)，并通过欧姆定律由分压器的总电阻r
t
设置：
[0025][0026]
由等式2建立的电流表示参考电压va和vb由于电阻分压器的存在而经历的负载(见图1)。一般来说，这种负载|i
ab
|＞0是不可取的，因为它会影响提供参考电压va和/或vb的电路的性能。因此，中间节点处生成的平均值的精度可能会降低。
[0027]
减少电阻分压器的|i
ab
|并因此减少负载效应的解决方案可以是增加电阻分压器的总电阻r
t
，例如保持比率ra/rb以提供相同的电压vc。然而，如果要使生成的平均电压的精度具有竞争力，这种方法意味着使用潜在的大电阻，并且对于实用技术，也在该领域。因此，所需的热噪声、布局面积和/或布局寄生可能变得令人望而却步。
[0028]
图2是由闭环放大器缓冲以产生两个电压的内插的分压器电路的示例。图2的电路200包括电阻分压器，如图1的电阻分压器100，以及两个放大器(缓冲)电路a1、a2，用于缓冲参考电压va和vb，然后将其施加到分压器上，从而防止参考电压va和vb的加载，并通过让放大器电路提供电流i
ab
。在这种方法中，可以对每个参考电压施加专用缓冲器。实现每个缓冲器的电路可以是不同的，并且优化到每个参考电压的预期范围。
[0029]
在一些示例中，这可以通过使用开环放大器来实现，例如使用源极跟随器拓扑。然而，开环放大器的缺陷(特别是由于其输出的可电平偏移)可导致有效施加(va和vb)到分压器的参考电压不准确。可以通过用具有足够高增益的闭环放大器(a1和a2)代替开环放大器来克服该限制，如图2所示。
[0030]
一般来说，在这种情况下使用闭环放大器，例如通过负反馈在单位增益配置中使用运算放大器，意味着在面积、功率和/或频率补偿复杂性方面的巨大成本。本发明人已经认识到需要电压内插器，该电压内插器不加载参考电压并且提供与使用传统闭环放大器可实现的精度相当的精度，但不产生其开销。
[0031]
本发明描述了用于缓冲闭环放大器的各种拓扑结构，这些拓扑结构在不依赖显著的开环增益的情况下提供了具有竞争力的精度，并且可以提供精确的电压内插器的解决方案，而无需昂贵的频率补偿方案(由于其相对较低的开环收益)，因此在面积和功率方面没有显著的成本。这种闭环放大器可以从不依赖于内部高阻抗节点的拓扑结构构建。因此，独立的电流源不用于放大器的偏置，因此，其分支的电流水平可由有源电流的反馈回路定义。在这种情况下，负载电流可以方便地用于定义放大器内部分支的偏置。
[0032]
对于图2的电压内插器，负载电流i
ab
根据等式2由电阻器串的总电阻定义，一个放大器(a1)将提供负载电流i
ab
，而另一个放大器(a2)将吸收负载电流。因此，由于负载电流i
ab
受到设计参数的良好控制，缓冲电压内插器的放大器是从负载电流i
ab
偏置的良好候选，并且由于它们由相同的负载连接，因此它们可以有利地共享一些结构。这些考虑导致图3所示的电路。
[0033]
图3是使用本公开的各种技术产生内插电压的电路的示例。图3的电路300可以产生输出电压vc，例如内插输出电压。电路300可以包括分压器302，该分压器包括至少第一电阻器件ra和第二电阻器件rb，其中输出电压vc在节点304处沿着分压器304产生。
[0034]
电路300可以包括第一闭环放大器电路(总体上以306a示出)和第二闭环放大器电路306b。第一闭环放大器电路306a可由晶体管mip1、min1、mlp1、mln1、mo1、mt1、mtb0和mtb形成，并可驱动分压器302的第一端子308。第一闭环放大器电路306a可通过晶体管mip1接
收第一参考电压va，而无需在感兴趣的频率加载第一参考电压va。输出电压va可以反馈到晶体管min1。第一闭环放大器电路306a可以被配置为通过分压器302从电流i
ab
导出第一偏置电流，如下面更详细描述的。
[0035]
第二闭环放大器电路306b可由晶体管mip2、min2、mlp2、mln2、mo2和mt2形成，并可驱动分压器302的第二端子310。第二闭环放大器电路306b可以通过晶体管mip2接收第二参考电压vb，而无需在感兴趣的频率加载第二基准电压vb。输出电压vb可以反馈到晶体管min2。假定va≥vb，不会失去一般性。第二闭环放大器电路306b可以被配置为通过分压器302从电流i
ab
导出第二偏置电流，如下面更详细所述。在图3中，输出电压vc，例如内插输出电压，在第一闭环放大器306a的输出电压va和第二闭环放大器vb的输出电压vb之间。
[0036]
在一些示例中，第一闭环放大器电路306a和第二闭环放大器电路306b中的至少一个可以包括差分放大器电路。例如，第一闭环放大器电路306a的输入级可以由差分输入晶体管对mip1-min1、差分负载晶体管对mlp1-mln1和尾电流源晶体管mt1形成。第一闭环放大器电路306a可以是具有无源负载的简单差分放大器，其驱动第一闭环放大器电路306a的输出级晶体管mo1。负反馈回路可以由晶体管min1、mip1和mo1形成，并且假设其是稳定的，可以强制将参考电压va值输入第一闭环放大器电路306a的输出(其是分压器302的极端va之一)，同时输出晶体管mo1输送相应的负载电流i
ab
。
[0037]
负载电流i
ab
由分压器302中的总电阻设置。例如，图3的技术可以通过尾电流i
tn
的变化捕获负载电流i
ab
的任何变化。其效果是平衡第一闭环放大器电路306a的输入级负载处的电压，例如，在输入晶体管对mip1-min1的漏极处，这可以导致尾电流i
tn
的均匀分布和提高的精度。
[0038]
在图3的顶部有两个负反馈回路：通过晶体管mo1和min1的第一负反馈回路和通过尾电流电路的第二负反馈回路。在图3的底部存在两个类似的负反馈回路。监测负载电流i
ab
的反馈回路迫使第一闭环放大器电路306a的输入级中的尾电流均匀分布。如果输入晶体管对mip1-min1的漏极处存在不平衡，则负载电流i
ab
改变，并且尾电流i
tn
改变。
[0039]
如上所述，第一闭环放大器电路306a可配置为从通过分压器302的电流中导出第一偏置电流。例如，图3中晶体管mip1和min1的第一偏置电流可从第一尾电流i
tn
生成。第一闭环放大器电路306a可以包括第一尾电流电路，例如晶体管mtb、mtb0和mt1，以提供第一尾电流i
tn
。晶体管mtb和mtb0可以形成额外分支，以从第一输出晶体管mo1的栅极电压产生第一尾电流i
tn
。在通过电流镜像由晶体管mtb和mtb0传送之后，晶体管mt1为第一闭环放大器电路306a的输入级中的差分输入对mip1-min1的操作提供的第一尾电流i
tn
是通过分压器302的负载电流i
ab
的缩放版本。
[0040]
第一闭环放大器电路306a可包括驱动分压器302并具有第一栅极端子312的第一输出晶体管mo1。第一尾电流电路可响应于第一输出晶体管mo1的第一栅极端子312处的电压产生第一尾电流i
tn
。该附加负反馈环可通过以下方式平衡输入级负载：使得它们的偏置电流跟踪负载电流i
ab
，从而有助于减轻系统误差，该系统误差将防止输出电压va接近第一参考电压va而不需要第一闭环放大器电路306a中的显著开环增益。
[0041]
类似地，在一些示例配置中，第二闭环放大器电路306b可以包括差分放大器电路。例如，第二闭环放大器电路306b的输入级可以由差分输入晶体管对mip2-min2、其差分负载晶体管对mlp2-mln2、以及其输出晶体管对mln2形成。第二闭环放大器电路306b可以是具有
无源负载的简单差分放大器，其驱动由晶体管mo2形成的第二闭环放大器电路306b的输出级。由晶体管min2、mip2和mo2形成的负反馈回路在假设其稳定的情况下迫使第二参考电压vb值进入第二闭环放大器电路306b(其是分压器302的极端vb之一)的输出，同时输出晶体管mo2传送相应的负载电流i
ab
。第二闭环放大器电路306b可包括驱动分压器302并具有第二栅极端子314的第二输出晶体管mo2。
[0042]
第二闭环放大器电路306b可以被配置为从通过分压器302的电流导出第二偏置电流。例如，图3中的晶体管mip2和min2的第二偏置电路可以从第二尾电流i
tp
生成。第二闭环放大器电路306b可以包括第二尾电流电路，例如晶体管mt2，以提供第二尾电流i
tp
。由晶体管mt2提供的用于第二闭环放大器电路306b的输入级中的差分输入对mip2-min2的操作的第二尾电流i
tp
是通过分压器302的负载电流i
ab
的缩放版本。第二尾电流电路可以响应于第一输出晶体管mo1的第一栅极端子312处的电压产生第二尾流i
tp
。
[0043]
互补输出晶体管mo1和mo2可以驱动负载(在这种情况下，分压器302)，使得流过它们的负载电流i
ab
接近等式2给出的电流。忽略可能的残余误差，第一闭环放大器电路306a和第二闭环放大器电路306b的动作可以分别产生va≈va和vb≈vb。因此，输出电压vc，，例如内插输出电压，可以遵循等式1作为目标。
[0044]
在图3所示的方法中，频率补偿是次要的，并且通常是可选的，因为其拓扑简单，并且由于缺乏高阻抗节点而获得相对较低的开环增益。然而，在其他方法中，如果在图2中的方案中使用传统放大器，则频率补偿将是一个关键考虑因素，并且在电路方面是一个巨大的成本。
[0045]
在一些示例中，本发明的电路可以包括基于电阻器的电阻分压器。然而，如果其他电阻器件(如二极管)符合所需的匹配关系，则可以使用它们代替电阻器。
[0046]
电阻分压器可以接受一些修改以扩展其功能。例如，将其分成多个串联元件以提供更多的内插抽头电压，或并联添加电阻器串以实现多种效果。此外，电流可以战略性地注入分压器的给定节点，以产生输出电压的偏移。由这种修改产生的解决方案并不背离所公开技术的精神。
[0047]
具有可用的附加内插抽头电压可以激励引入选择给定抽头电压作为电压内插器输出的手段，例如校准方案或数字增强技术的一部分。由用作缓冲器的放大器施加到电压基准的可能增益也可以进行校准。同样，在这种情况下，将保留所公开想法的操作原则。
[0048]
作为设计说明，图3中放大器的自偏置特性可能意味着需要启动电路来保证环路的有效初始解，这是最新技术中的常见考虑因素。
[0049]
总之，例如，图3所示的电路可以缓冲参考电压，提供具有竞争力的精度，并且不需要像使用其他技术的情况那样需要苛刻的补偿技术和/或功耗。
[0050]
图4示出了图3电路的理想平均值(～1v)在过程和温度变化中模拟的直流误差。x轴表示以摄氏度为单位的温度，并且y轴表示以微伏为单位的输出误差电压。曲线400-412中的每一个表示图3电路的半导体制造中的不同工艺角。曲线406表示具有预期制造精度的图3电路标称输出电压。
[0051]
如图4所示，获得的误差被很好地限制在～520μv周围。因此，假设相对误差520μv/1v＝520μ，模拟电压内插器的组合放大器的等效开环直流增益可以粗略估计为20
·
log
10
(1/520μ)≈66db。
[0052]
然而，模拟同一电压内插器的交流行为(同样在过程和温度变化之间)，获得的差模开环直流增益g低于～18db，示出了如何通过使用图3所示的电路及其消除系统误差以提高精度的固有能力，以较小的开环增益获得与传统放大器(根据图4的估计，增益为～66db，)等效的精度。这种相对较低的开环增益g允许在不应用显式补偿技术的情况下具有可接受的稳定性。例如，模拟显示了差模开环相位裕度pm＞45
°
。
[0053]
图5是使用本公开的各种技术生成内插电压的电路的另一示例。图5的电路500可以产生输出电压vc，例如内插输出电压。电路500是图3的电路300的补充版本。电路500可以包括分压器502，该分压器包括至少第一电阻器件ra和第二电阻器件rb，其中输出电压vc在节点504处沿着分压器502产生。
[0054]
电路500可以包括第一闭环放大器电路506a和第二闭环放大器电路56b。第一闭环放大器电路506a可由晶体管mip2、min2、mlp2、mln2、mo2、mt2、mtb0和mtb形成，并可驱动分压器502的第一端子508。第一闭环放大器回路506a可以通过晶体管mip2接收第一参考电压vb，而无需在感兴趣的频率加载第一参考电压vb。输出电压vb可以反馈到晶体管min2。第一闭环放大器电路506a可以被配置为从通过分压器502的电流导出第一偏置电流，如下面更详细描述的。
[0055]
第二闭环放大器电路506b可由晶体管mip1、min1、mlp1、mln1、mo1和mt1形成，并可驱动分压器502的第二端子510。第二闭环放大器电路506b可通过晶体管mip1接收第二参考电压va，而无需在感兴趣的频率处加载第二基准电压va。输出电压va可以反馈到晶体管min1。假定vb≥va，而不会失去一般性。第二闭环放大器电路506b可经配置以从通过分压器502的电流导出第二偏置电流，如下文更详细描述。
[0056]
在一些示例中，第一闭环放大器电路506a和第二闭环放大器电路506b中的至少一个可以包括差分放大器电路。例如，第一闭环放大器电路506a的输入级可以由差分输入晶体管对mip2-min2、差分负载晶体管对mlp2-mln2和尾电流源晶体管mt2形成。第一闭环放大器电路506a可以是具有无源负载的简单差分放大器，其驱动第一闭环放大器回路506a的输出级晶体管mo2。负反馈回路可以由晶体管min2、mip2和mo2形成，并且假设其是稳定的，可以强制将参考电压vb值输入第一闭环放大器电路506a的输出(其是分压器502的极端vb之一)，同时输出晶体管mo2输送相应的负载电流i
ab
。
[0057]
如上所述，第一闭环放大器电路506a可配置为从通过分压器502的电流导出第一偏置电流。例如，图5中晶体管mip2和min2的第一偏置电流可从第一尾电流i
tp
生成。第一闭环放大器电路506a可以包括第一尾电流电路，例如晶体管mtb、mtb0和mt2，以提供第一尾电流i
tp
。由晶体管mt2提供的用于第一闭环放大器电路506a的输入级中的差分输入对mip2-min2的操作的第一尾电流i
tp
是在由形成电流镜的晶体管mtb和mtb0传送之后通过分压器502的负载电流i
ab
的缩放版本。
[0058]
第一闭环放大器电路506a可包括驱动分压器502并具有第一栅极端子512的第一输出晶体管mo2。第一尾电流电路可响应于第一输出晶体管mo2的第一栅极端子512处的电压产生第一尾电流i
tp
。该附加负反馈环可通过以下方式平衡输入级负载：使得它们的偏置电流跟踪负载电流i
ab
，从而有助于减轻系统误差，该系统误差将防止输出电压vb接近第一参考电压vb而不需要第一闭环放大器电路506a中的显著开环增益。
[0059]
类似地，第二闭环放大器电路506b可以包括差分放大器电路。例如，第二闭环放大
器电路506b的输入级可以由差分输入晶体管对mip1-min1、其差分负载晶体管对mlp1-mln1和其尾电流源晶体管mt1形成。第二闭环放大器电路506b可以是具有无源负载的简单差分放大器，该无源负载驱动由晶体管mo1形成的第二闭环放大器电路506b的输出级。由晶体管min1、mip1和mo1构成的负反馈回路在假设其稳定的情况下，第二参考电压va值输入到第二闭环放大器电路506b的输出中(这是分压器502的极端va之一)，而输出晶体管mo1传递相应的负载电流i
ab
。第二闭环放大器电路506b可以包括驱动分压器502并具有第二栅极端子514的第二输出晶体管mo1。
[0060]
第二闭环放大器电路506b可以被配置为从通过分压器502的电流导出第二偏置电流。例如，图5中的晶体管mip1和min1的第二偏置电路可以从第一尾电流i
tp
生成。第二闭环放大器电路506b可以包括第二尾电流电路，例如晶体管mt1，以提供第二尾流i
tn
。由晶体管mt1提供的用于在第二闭环放大器电路506b的输入级中的差分输入对mip1-min1的操作的第二尾电流itn是通过分压器502的负载电流i
ab
的缩放版本。第二尾电流电路可以响应于第一输出晶体管mo2的第一栅极端子512处的电压产生第二尾流i
tn
。
[0061]
互补输出晶体管mo1和mo2可以驱动负载(在这种情况下，分压器502)，使得流过它们的负载电流i
ab
接近等式2给出的电流。忽略可能的残余误差，第一闭环放大器电路506a和第二闭环放大器电路506b的动作可以分别产生vb≈vb和va≈va。因此，输出电压vc，例如内插输出电压，可以遵循等式1作为目标。
[0062]
图6是使用本公开的各种技术生成内插电压的电路的另一示例。在图6的电路600中，第一和第二闭环放大器电路606a、606b可以通过镜像其相应的输出晶体管mo1、mo2而从电流i
ab
通过分压器602偏置。这与图3的电路300和图5的电路500形成对比，其中使用两个输出晶体管中的一个导出了两个闭环放大器电路的偏置电流。例如，在图3中，可以使用第一输出晶体管mo1的第一栅极端子312上的电压来导出第一闭环放大器电路306a和第二闭环放大器电路306b两者的偏置电流。
[0063]
在图6中，第一闭环放大器电路606a可以包括具有第一栅极端子612的第一输出晶体管mo1。第一尾电流电路可以包括晶体管mtb1、mtb01和mt1，并且可以响应于第一输出晶体管mo1的第一栅极端子612处的电压产生第一尾电流i
tn
。第二闭环放大器电路606b可以包括具有第二栅极端子614的第二输出晶体管mo2。第二尾电流电路可以包括晶体管mtb2、mtb02和mt2，并且可以响应于第二输出晶体管mo2的第二栅极端子614处的电压产生第二尾流i
tp
。图6中的配置与图3中的电路形成对比，例如，其中可以响应于第一输出晶体管mo1的第一栅极端子612产生第二尾电流。
[0064]
图7是使用本公开的各种技术生成内插电压的电路的另一示例。与图3和图5的不对称电路相比，电路700是更紧凑和对称的电路。电路700可以包括分压器702、第一闭环放大器706a和第二闭环放大器706b。
[0065]
图3的电路300包括具有晶体管mtb和mtb0的电路分支，这些晶体管已在图7的电路700中移除。例如，与图3类似，图7的第一闭环放大器706a可包括第一输出晶体管mo1，并且第二闭环放大器706b可包括第二输出晶体管mo2。与图3中的电路300不同，第二闭环放大器706b的尾电流i
tp
可以通过镜像第一输出晶体管mo1(例如使用晶体管mt2)来生成，并且第一闭环放大器706a的尾电流i
tn
可以通过镜像第二输出晶体管mo2(例如使用晶体管mt1)来生成。
[0066]
图8是使用本公开的各种技术产生输出电压的电路的另一示例。电路800可产生内插输出电压或外插输出电压，其中可在分压器802的节点804处产生外推输出电压，且其中外推电压延伸到第一闭环放大器806a和第二闭环放大器806a的输出电压va、vb的范围之外。图8的电路800可以通过将分压器802扩展到放大器的输出va和vb之外来外推值超出va和vb，并且通过分别添加电阻元件r
x
和ry来抽头电压，如v
x
＞va和vy＜vb，例如图8中所示。
[0067]
图3、5、6、7和8所示的电路可以通过调整电阻器ra和rb的相对电阻来调整va和vb和任何中间值(vb≤vc≤va)之间的平均值。在实践中，这可以意味着沿分压器802抽头不同节点(例如节点v
x
或vy)的输出电压vc。
[0068]
上述电压内插器电路的描述采用了参考电压以单位增益缓冲的典型情况。然而，一般来说，本发明的技术可以适用于应用不同的增益因子来扩展或减小可用插值(或外推值)的范围。此外，两个放大器之间的放大可是不对称的，在可用的插值/外推范围内产生相应的偏移。
[0069]
本发明中描述的电压内插器技术可以用作独立电路或更复杂系统的一部分。本发明隐含地集中于集成电路的情况。然而，这些技术也适用于离散电路或集成电路与离散电路的组合。
[0070]
此外，尽管使用场效应晶体管(fet)进行了显示和描述，但本发明的技术可以很容易地适用于其他已知的半导体技术，例如双极结晶体管。
[0071]
注释
[0072]
本文描述的非限制性方面或示例中的每一个可以独立存在，或者可以以各种排列或组合与一个或多个其他示例组合。
[0073]
上述详细说明包括对构成详细说明一部分的附图的参考。附图以说明的方式示出了可以实施本发明的具体实施例。这些实施例在本文中也被称为“示例”。这些示例可以包括除所示或描述的元件之外的元件。然而，本发明人还考虑了仅提供所示或描述的那些元件的示例。此外，本发明人还针对特定示例(或其一个或多个方面)或本文所示或所述的其他示例(或其中一个或更多个方面)，考虑使用所示或描述的那些元素的任何组合或排列的示例。
[0074]
如果本文件与通过引用合并的任何文件之间存在不一致的用法，则以本文件中的用法为准。
[0075]
在本文件中，术语“一个”或“一种”与专利文件中常见的术语一样，包括一个或多个，与“至少一个”或“一个或更多个”的任何其他实例或用法无关。在本文件，术语“或”用于指代非排他性或，除非另有说明，“a或b”包括“a但不是b”、“b但不是a”和“a和b”。在本文件中，术语“包括”和“其中”被用作各自术语“包含”和“包括”的纯英语等价物。此外，在以下权利要求中，术语”包括“和”包括“是开放式的，即，系统、装置、物品、组合物、制剂、，除了在权利要求中的该术语之后列出的元素之外，还包括元素的过程仍然被视为属于该权利要求的范围。此外，在以下权利要求中，术语“第一”、“第二”和“第三”等仅用作标签，并不打算对其对象施加数字要求。
[0076]
本文描述的方法示例可以是至少部分实现的机器或计算机。一些示例可包括计算机可读介质或编码有指令的机器可读介质，所述指令可用于配置电子设备以执行上述示例中所述的方法。这种方法的实现可以包括代码，例如微码、汇编语言代码、高级语言代码等。
这种代码可以包括用于执行各种方法的计算机可读指令。代码可以形成计算机程序产品的一部分。此外，在一个示例中，代码可以有形地存储在一个或多个易失性、非暂时性或非易失性有形计算机可读介质上，例如在执行期间或其他时间。这些有形计算机可读介质的示例可包括但不限于硬盘、可移动磁盘、可移动光盘(例如，光盘和数字视频光盘)、盒式磁带、存储卡或记忆棒、随机存取存储器(ram)、只读存储器(rom)等。
[0077]
以上描述旨在是说明性的而非限制性的。例如，上述示例(或其一个或多个方面)可以相互组合使用。例如本领域普通技术人员在回顾上述描述后可以使用其他实施例。提供摘要是为了符合37c.f.r.
§
1.72(b)，以使读者能够快速确定技术披露的性质。提交本技术时应理解，本技术不用于解释或限制权利要求的范围或含义。此外，在上述详细描述中，可以将各种特征组合在一起以简化本公开。这不应被解释为意图说明无人认领的公开特征对于任何权利要求都是必不可少的。相反，本发明的主题可能不在于特定公开实施例的所有特征。因此，以下权利要求在此作为示例或实施例并入详细描述，每个权利要求作为单独的实施例独立存在，并且可以设想这些实施例可以以各种组合或排列方式彼此组合。本发明的范围应当参照所附权利要求以及这些权利要求所享有的全部等同范围来确定。