具有上拉晶体管的施密特触发器的制作方法

1.本公开涉及集成电路，并且更具体地涉及包括施密特触发器的集成电路。


背景技术：

2.集成电路通常包括数据输入焊盘。数据输入焊盘从集成电路外部的电路接收信号。信号可以包括在对应于数据值0和1的低值和高值之间切换的数据信号。
3.为了正确处理到达输入焊盘的数据信号，集成电路通常包括耦接到输入焊盘的驱动电路。驱动电路接收输入焊盘处的电压并输出具有与输入焊盘的数据值对应的值的数据信号。驱动电路输出的数据信号可以是集成电路的电源电压(1)或接地电压(0)。
4.输入驱动器电路的一个示例是施密特触发器。施密特触发器一般包括两个反相器。第一反相器将来自焊盘的数据信号反相。第二反相器将第一反相器的输出反相，并因此提供的输出对应于在焊盘处的数据值、但在集成电路的电源电压电平上。施密特触发器还包括引入高阈值和低阈值的电路，其有助于控制焊盘处数据信号的高低值和低高值之间的转换。当从低数据值转换到高数据值时，施密特触发器的输出将不会从0变为1，除非焊盘电压超过高阈值。当从高数据值转换到低数据值时，施密特触发器的输出将不会从1变为0，除非焊盘电压小于低阈值。
5.虽然施密特触发器是一种有用的输入驱动器，但也存在与施密特触发器相关的各种困难。例如，很难设计一个具有高开关速度的施密特触发器，该触发器也可以在高电源电压下操作。


技术实现要素：

6.本公开的实施例提供了一种施密特触发器，其能够以高电源电压有效地操作，同时还保护施密特触发器的晶体管免受损坏。施密特触发器利用前馈连接将施密特触发器的选定节点上拉至参考值，该值足够高以确保施密特触发器的正确操作，并且足够低以确保施密特触发器的晶体管不被损坏。前馈连接响应于电压和施密特触发器的输入上拉选定节点。
7.施密特触发器包括第一反相器和第二反相器。施密特触发器包括在第一和第二反相器之间实现的传输晶体管，以确保高电源电压不会出现在第二反相器的输入处。施密特触发器包括一个上拉晶体管，它可以将第二反相器的输入上拉到一个高参考电压，该电压高到足以使第二反相器切换，但又足够低以确保第二反相器的晶体管不被损坏。
8.结果是施密特触发器可以利用相对较小的晶体管和相对较高的电源电压。相对较小的晶体管能够实现施密特触发器的高频操作。当使用高电源电压时，传输晶体管和上拉晶体管保护相对较小的晶体管免受损坏。
附图说明
9.图1是根据一些实施例的包括施密特触发器的集成电路的框图。
10.图2是根据一些实施例的施密特触发器的示意图。
11.图3包括根据一些实施例的与施密特触发器相关联的电压的多个曲线图。
12.图4包括根据一些实施例的与施密特触发器相关联的电压的多个曲线图。
13.图5是根据一些实施例的用于操作施密特触发器的方法的流程图。
具体实施方式
14.在以下描述中，阐述某些特定细节以便提供对各种所揭示实施例的透彻理解。然而，相关领域的技术人员将认识到，可以在没有这些具体细节中的一个或多个的情况下，或者利用其它方法、组件、材料等来实践实施例。
15.除非上下文另有要求，否则在整个说明书和随后的权利要求书中，词语“包含”及其变体，例如“包括了”和“包含有”应被解释为开放式的，包括性的含义，即“包括但不限于”。此外，术语“第一”、“第二”和类似的顺序指示符应被解释为可互换的，除非上下文另外清楚地指明。
16.在整个说明书中对“一个实施例”或“实施例”的引用意味着结合该实施例描述的特定特征，结构或特性被包括在至少一个实施例中。因此，在本说明书中各处出现的短语“在一个实施例中”或“在实施例中”不一定都指同一实施例。此外，特定特征，结构或特性可以以任何合适的方式组合在一个或多个实施例中。
17.如在本说明书和所附权利要求中所使用的，单数形式“一”，“一个”和“该”包括复数指示物，除非内容另外清楚地指明。还应注意，术语“或”通常以其最广泛的含义使用，即作为“和/或”的含义，除非内容另外明确指明。
18.图1是根据一些实施例的集成电路100的框图。该集成电路包括输入焊盘102和施密特触发器104。施密特触发器104用作用于输入焊盘102的输入驱动器。如下文将更详细阐述的，施密特触发器104提供高频操作同时保护施密特触发器104的组件。
19.集成电路100可以包括多个输入焊盘。每个输入焊盘对应于集成电路的一个端子。集成电路100可以包括具有多个晶体管、介电层和金属互连结构的半导体管芯。在一些实施例中，每个焊盘可以包括位于集成电路管芯顶部或底部的导电板。当集成电路100被封装在封装中时，引线接合、球接合或其他类型的连接器可以耦接到焊盘。
20.输入焊盘102是集成电路100的焊盘之一。输入焊盘102对应于集成电路100的数据输入端。输入焊盘接收来自外部设备的数据信号。数据信号是输入电压信号。数据信号的电压值表示与数据信号相关的数据值。低输入电压值对应于数据值0。高输入电压值对应于数据值1。
21.施密特触发器104用作耦接到输入焊盘102的输入驱动器。施密特触发器104在输入焊盘102处接收数据信号，并提供高电源电压vdd或接地电压表示输入焊盘102处的数据值的输出电压。当输入焊盘102的数据信号对应于数据值1时，施密特触发器104输出对应于在输入焊盘102处的数据值1的高电源电压vdd。当在输入焊盘处的数据信号对应于数据值0时，施密特触发器104输出对应于在输入焊盘102处的数据值为0的接地电压。
22.在某些情况下，以低电压模式操作施密特触发器104可能是有益的。在其他情况下，以高电压模式操作施密特触发器104可能是有益的。因此，集成电路100产生高电源电压vddh和低电源电压vddl。vddh可在高电压模式下用作用于施密特触发器104的电源电压。
vddl可在低电压模式下用作用于施密特触发器104的电源电压。
23.在一些实施例中，高电源电压vddh具有介于1.6v和2.1v之间的值。低电源电压vddl具有介于1.0v和1.4v之间的值。其他值可用于高电源电压vddh和低电源电压vddl不脱离本公开的范围。
24.集成电路100包括耦接到施密特触发器104的电源电压选择器106。电源电压选择器106接收高电源电压vddh和低电源电压vddl。电源电压选择器106还接收选择信号sel。选择信号sel指示施密特触发器104应该在高电压模式还是低电压模式下操作。当选择信号sel指示施密特触发器应在高电压模式下操作时，电源电压选择器提供具有值vddh的电源电压vdd。当选择信号sel指示施密特触发器104应在低电压模式下操作时，电源电压选择器106提供了具有vddl值的电源电压vdd。
25.集成电路100包括参考电压发生器108。参考电压发生器108从电源电压选择器106接收电源电压vdd。参考电压发生器基于电源电压vdd输出高参考电压vrh和低参考电压vrl。参考电压发生器108还可以接收选择信号sel。
26.在一些实施例中，在高电压模式下，参考电压发生器108通过将电源电压vdd乘以小于1的缩放值x来产生vrh。缩放值x可以在0.6和0.7之间，但是可以在不背离本公开范围的情况下使用其他值。参考电压发生器108可以通过将电源电压vdd乘以缩放值y来产生vrl。缩放值y可以具有在0.3和0.4之间的值，但是在不脱离本公开范围的情况下可以使用其他值。缩放值y可以具有等于1-x的值。
27.在一些实施例中，在低电压模式下，参考电压发生器108产生等于vdd的vrh。在低电压模式下，参考电压发生器108可以产生等于接地电压的vrl。在不脱离本公开的范围的情况下，可以在低电压模式下使用vrh和vrl的其他值。
28.施密特触发器104包括第一反相器110和第二反相器112。在最基本的操作概念中，第一反相器110从输入焊盘102接收输入电压并输出输入电压的逻辑补。例如，如果输入电压高，则第一反相器110可以输出地电位。如果输入电压低，则第一反相器110可以输出电源电压vdd。第二反相器112接收第一反相器的输出并输出第一反相器110的输出的逻辑补。第二反相器112的输出为施密特触发器104的输出out。这样，施密特触发器104通过两次反转在输入焊盘102处的数据值，输出与在输入焊盘102处的数据值对应的数据值。
29.反相器110和112由晶体管构成。反相器110和112的晶体管可以相对较小。较小的晶体管具有较小的电容，并且可以比具有较大电容的较大晶体管更快地导通和截止。因为较小的晶体管可以更快地导通和截止，所以施密特触发器104可以在相对较高的频率下操作。
30.然而，由于施密特触发器104的晶体管相对较小，晶体管可能具有较低的额定电压。如本文所用，术语晶体管的“额定电压”表示可能出现在晶体管的任意两个端子(例如栅极、源极和漏极)之间而不损坏晶体管的电压差的幅度。在高电压模式下，电源电压vdd可能高于施密特触发器104的晶体管的额定电压。因此，如果不采取保护措施，则施密特触发器104的晶体管可能在高电压模式下被损坏。
31.施密特触发器104利用各种组件或配置在高电压模式期间保护第一和第二反相器110和112的晶体管。vrh的值被选择为小于施密特触发器104的晶体管的电压额定值。第二反相器112利用高参考电压vrh和地电位作为电源电压，以帮助确保大于第二反相器112的
晶体管的电压额定值的电压不会出现在第二反相器112的晶体管的端子上。然而，如果没有其他预防措施，vdd可能会通过第一反相器110的输出出现在第二反相器112的输入。例如，当在输入焊盘10 2处的数据值从1变为0时，电压vdd可能出现在第一晶体管110的输出端。
32.为了进一步保护第一反相器110，施密特触发器104包括耦接在第一反相器110与第二反相器112之间的传输晶体管116。传输晶体管具有在第一反相器110的输出与第二反相器112的输入之间实现电压降的作用。当第一反相器110的输出为vdd时，来自传输晶体管116的电压降保证了在第二反相器112的输入处出现小于vdd的电压。
33.虽然使用传输晶体管116可以在高电压模式下保护第二反相器112，但是传输晶体管116会对低电压模式下的第二反相器112的操作产生负面影响。在高电压模式下，vdd足够高，使得在传输晶体管116的电压降之后，第二反相器112的输入处的电压可能仍然足够高，以使第二反相器112将输出从高切换到低。然而，在低电压模式下，vdd可能非常小，使得在传输晶体管116两端的电压降之后，在第二反相器112的输入处的电压不足以使第二反相器112从高切换到低。
34.在一个示例中，低电压模式下的vdd约为1v。第二反相器112的晶体管的阈值电压可以在约0.7v之间。传输晶体管116两端的电压降可以是约0.7v，在第二反相器112的输入处留下大约为0.3v的电压。这个电压不足以使第二反相器112的晶体管切换，从而导致第二反相器112无法切换到已经在输入焊盘102处出现的低数据值。
35.施密特触发器104利用控制电压发生器114和上拉晶体管118来确保第二反相器112的输入处的电压高到足以使第二反相器112在低电压模式下切换状态。控制电压产生器114耦接在输入焊盘102与第一反相器110之间。控制电压产生器114接收来自输入焊盘102的输入电压，并产生控制信号vc1与vc2。控制信号vc1和vc2作为第一反相器110的输入信号操作。控制vc1还控制上拉晶体管118的操作。
36.控制电压发生器114可以接收电源电压vdd、高参考电压vrh、低参考电压vrl和输入电压。控制电压产生器114基于输入电压vdd、高参考电压vrh和低参考电压vrl产生控制信号vc1和vc2。
37.控制信号vc1和vc2被施加到第一反相器110的晶体管的栅极端子。在高电压模式下，vc1和vc2根据输入电压的值而具有不同的值。选择vc1和vc2以确保第一反相器110的晶体管正确地导通和截止并防止过压。
38.控制信号vc1被施加到上拉晶体管118的栅极端子。在一个实施例中，当输入电压为低时，控制信号vc1为0v。当输入电压为高时，vc1具有高参考电压vrh的值。因此，当输入电压为0v时，反相器110的输出为vdd。控制信号vc1被前馈至上拉晶体管118的栅极端子。这使得上拉晶体管118导通。当上拉晶体管118导通时，高参考电压通过上拉晶体管118施加到第二反相器112的输入。结果是第二反相器112的输入足够高以引起第二反相器112切换，以在输出out处提供接地电压。
39.这种配置在低电压模式下特别有益，在这种模式下，在没有上拉晶体管118的情况下，第二反相器112的输入可能太低而无法引起第二反相器112的切换。相反，由于通过控制信号vc1对上拉晶体管118的前馈配置，上拉晶体管118导通并且高参考电压vrh被供应给第二反相器112的输入。
40.图1的施密特触发器104可以在高电压模式和低电压模式下操作。在高电压模式
下，施密特触发器104从传输晶体管116获得电压降的好处。在低电压模式下，施密特触发器104获得上拉晶体管118的前馈配置的好处，以确保第二反相器112的输入处的电压足够高以使当输入焊盘102变低时第二反相器112切换。
41.图2是根据一些实施例的施密特触发器104的示意图。图2的施密特触发器104是图1的施密特触发器104的一个示例。施密特触发器104包括输入in、第一反相器110、第二反相器112和输出out。施密特触发器104还包括在输入in和第一反相器110之间的控制信号发生器114。输入in也可以被称为施密特触发器的主输入。输出out也可以称为施密特触发器的主输出。
42.第一反相器110包括pmos晶体管m1、pmos晶体管m2、nmos晶体管m3和nmos晶体管m4。晶体管m1的源极端耦接电源电压vdd。晶体管m1的栅极端子接收控制信号vc2。晶体管m1的漏极端子耦接到晶体管m2的源极端子。晶体管m2的漏极端子接收低参考电压vrl。晶体管m3的漏极端子在节点122处耦接晶体管m2的漏极端子。节点122对应于第一反相器110的输出。晶体管m3的栅极端子接收高参考电压vrh。晶体管m3的源极端耦接晶体管m4的漏极端子。晶体管m4的栅极端子接收控制信号vc1。晶体管m4的源极端子接地。
43.第二反相器112包括pmos晶体管m5和nmos晶体管m6。pmos晶体管m5的源极端子耦接高参考电压vrh。晶体管m5的栅极端子对应于第二反相器112的输入。晶体管m5的漏极端子在第二反相器112和整个施密特触发器104的输出out处耦接晶体管m6的源极。晶体管m6的栅极端子耦接晶体管m5的栅极端子和节点124。节点124对应于第二反相器112的输入端。
44.nmos晶体管m7耦接在第一反相器110的输出与第二反相器112的输入之间。nmos晶体管m7是传输晶体管116。传输晶体管m7的源极端子耦接到节点124。传输晶体管m7的漏极端子在节点122处耦接到第二反相器110的输出。晶体管m7的栅极端子接收高参考电压vrh。
45.pmos晶体管m8耦接节点124。pmos晶体管m8是上拉晶体管118。上拉晶体管m8的源极端子耦接到高参考电压vrh。上拉晶体管m8的栅极端子耦接控制信号vc1。晶体管m8的漏极端子耦接到节点124。
46.施密特触发器104的基本操作(尚未详细说明控制信号发生器114)是反相器110将施密特触发器104的输入in处的数据值反相。如果in处的输入电压表示逻辑0，则晶体管m1和m2将导通，电源电压vdd将被施加到节点122。当输入电压in表示逻辑0时，晶体管m3和m4截止。如果in处的输入电压表示逻辑1，则晶体管m1和m2截止，晶体管m3和m4导通，从而将地电压施加到节点122。
47.如前所述，反相器110和112的晶体管可以相对较小并且具有相应的低额定电压以便于高频操作。如果施密特触发器104要在高电压模式下操作，如关于图1所描述的，那么保护第一反相器110和第二反相器112的晶体管免于接收到其任意端子之间的全电源电压vdd是有益的。
48.为了确保在高电压模式下反相器112的输入处不会出现全电源电压vdd，传输晶体管m7会在节点122与124之间产生电压降。具体而言，晶体管m7将具有电压vs＝vg-vt，其中vs是源极电压，vg是栅极电压，vt是晶体管m7的阈值电压。在高参考电压为1.3v且阈值电压为0.7v的示例中，源极电压vs等于约0.6v。虽然这充分保护了反相器112的晶体管m5和m6免受过压情况的影响，但这也减慢了第二反相器112的操作，并且当施密特触发器104的输入in变低时可能不足以迅速地使反相器112将其输出切换到0v。
49.在施密特触发器104的低电压操作的情况下，高参考电压vrh可以是大约1v。这导致大约0.3v的源电压vs。这可能不足以使第二反相器112晶体管m5和m6在施密特触发器104的输入变低时将输出out切换到0v。
50.为了在施密特触发器104的输入in变低时确保反相器112的快速稳定切换，施密特触发器104利用上拉晶体管118。上拉晶体管118以前馈方式从控制信号产生器114接收控制信号vc1。控制信号产生器114根据施密特触发器104的输入端in的输入电压产生控制信号vc1。具体而言，当输入电压in为高时，控制信号vc1的值为高电压参考vrh。当输入in为低电平时，控制信号vc1的值为地电位。
51.当输入in变低时，控制信号vc1的值为0v，从而导通晶体管m8。当晶体管m8导通时，高电压参考vrh被施加到节点124。这被描述为前馈上拉操作，因为控制信号vc1从传输晶体管m7上游的控制信号发生器114前馈。由于控制信号vc1前馈且独立于在节点124处的电压，因此上拉晶体管m8可以快速可靠地启动以提供高参考电压给节点124。当高参考电压被施加到在节点124，第二反相器112将输出out从vrh快速切换到接地。
52.上拉晶体管m8的前馈配置使得节点124在高电压模式或低电压模式下快速且可靠地切换到高参考电压vrh的值。当输入电压in变为高时，vc1也变为高参考电压vrh，从而使上拉晶体管m8截止。在这种情况下，在高电压模式或低电压模式下，节点124通过传输晶体管116以及第一反相器110的晶体管m3和m4快速地变为地电压。
53.控制信号发生器114包括开关120。开关120包括nmos晶体管m9和m10以及pmos晶体管m11和m12。晶体管m9的漏极端子耦接到晶体管m1的栅极端子。晶体管m9的栅极端子接收高参考电压vrh。晶体管m9的源极端子耦接晶体管m10的漏极端子。晶体管m10的栅极端子接收信号vn。晶体管m10的源极端子耦接晶体管m4的栅极端子。晶体管m11的源极端子耦接晶体管m9的源极端子和晶体管m1的栅极端子。晶体管m11的栅极端子接收信号vp。晶体管m11的漏极端子耦接晶体管m12的源极端子。晶体管m12的栅极端子接收低参考电压vrl。晶体管m12的漏极端子耦接晶体管m10的源极端子和晶体管m4的栅极端子。
54.信号vp和vn的值取决于选择的是高电压模式还是低电压模式。在高电压模式下，vp等于vdd，vn等于地电位。在低电压模式下，vp等于低参考电压vrl，信号vn等于高参考电压vrh。
55.在高电压模式下，开关120有效地断开。这是因为控制信号vp和vn禁用晶体管m11和m10。在低电压模式下，开关120是闭合的，因为所有晶体管m9、m10、m11和m12都被使能，从而有效地将晶体管m1和m4的栅极端子耦接在一起。
56.施密特触发器104还包括pmos晶体管m13和m14以及nmos晶体管m15和m16。晶体管m13的源极端子耦接晶体管m1的栅极端子。晶体管m13的栅极端子接收低参考电压vrl。晶体管m13的漏极端子耦接到施密特触发器104的输入in。晶体管m14的源极端子耦接低参考电压vrl。晶体管m14的栅极端子耦接到施密特触发器104的输入in。晶体管m14的漏极端子耦接到晶体管m13的漏极端子和晶体管m1的栅极端子。晶体管m15的漏极端子耦接到施密特触发器104的输入in。晶体管m15的栅极端子接收高参考电压vrh。晶体管m15的源极端子耦接晶体管m4的栅极。晶体管m16的源极端子耦接到高参考电压vrh。晶体管m16的栅极端子耦接到施密特触发器104的输入in。晶体管m16的漏极端子耦接到晶体管m4的栅极端子。
57.基于开关120的状态和输入电压的值产生控制信号vc1和vc2。在高电压模式下，如
果输入电压in为地电位，则晶体管m16截止，晶体管m15导通，从而将晶体管m4的栅极端子通过晶体管m15耦接到接地的输入in。因此，当输入in为地电位时，控制信号vc1在高电压模式下为地电位。在输入in接地的情况下，m14导通，从而将晶体管m1的栅极端子耦接到低参考电压vrl。开关120在高电压模式下断开，因此控制信号vc1和vc2相互隔离。
58.当in在高电压模式下变为高时，晶体管m16导通，从而将晶体管m4的栅极端子通过使能的晶体管m16耦接到vrh。因此，控制信号vc1具有高参考电压vrh的值。在这种情况下，晶体管m13导通而晶体管m14截止。随着晶体管m13导通，输入in的高电压被施加到晶体管m1的栅极端子。因此，控制信号vc2具有输入in的高值。
59.在低电压模式下，当输入in接地时，晶体管m15导通，晶体管m16截止，从而将晶体管m4的栅极端子通过晶体管m15耦接到接地输入in。晶体管m13和m14截止。开关120闭合，从而将晶体管m1的栅极端子经由开关m15耦接到地。因此，控制信号vc1和vc2都是地电位。
60.在低电压模式下，当输入in为高电平时，晶体管m15截止，晶体管m16导通，从而将晶体管m4的栅极端子通过晶体管m16耦接到高参考电压vrh。晶体管m13和m14截止。由于开关120在低电压模式下闭合，晶体管m1的栅极端子通过晶体管m16耦接到高参考电压vrh。因此，控制信号vc1和vc2都处于高参考电压vrh的值。
61.在高电压模式下，当输入电压为高时，vc2为高，从而使晶体管m1截止。vc1具有高参考电压vrh的值，从而使晶体管m4导通。晶体管m2和m3始终导通。因此，节点122通过晶体管m3和m4耦接到地。
62.在高电压模式下，当输入电压为低时，控制信号vc2具有低参考电压vrl的值，从而使晶体管m1导通。控制信号vc1具有地电位的值，从而使晶体管m4截止。因此，节点122通过晶体管m1和m2耦接到电源电压vdd。
63.在低电压模式下，当输入电压为高时，控制信号vc2具有vrh的值，从而使晶体管m1截止。vc1具有高参考电压vrh的值，从而使晶体管m4导通。因此，节点122通过晶体管m3和m4耦接到地。
64.在低电压模式下，当输入电压为低时，控制信号vc2具有地电位的值，从而使晶体管m1导通。vc1具有地电位的值，从而使晶体管m4截止。因此，节点122通过晶体管m1和m2耦接到vdd。
65.图3包括表示与图1和2的施密特触发器104相关联的电压信号的多个曲线图302-310，这些电压信号并不基于施密特触发器104的输入in处的输入电压而改变，而是取决于选择信号sel的值。在时间t0和t1之间，选择信号sel选择高电压模式。在时间t1之后，选择信号sel选择低电压模式。在不脱离本公开的范围的情况下，与曲线图302-310相关联的信号可以具有不同于图3中所示的那些值和特性。
66.曲线图302代表电源电压vdd。在时间t0和t1之间的高电压模式期间，电源电压vdd具有高电源电压vddh的值，如图1所述。在时间t1之后的低电压模式期间，电源电压vdd的值是低电源电压vddl，如图1所述。
67.曲线图304代表高参考电压vrh。在时间t0和t1之间的高电压模式期间，高参考电压vrh具有缩放因子x乘以vddh的值。在时间t1之后的低电压模式期间，高参考电压vrh具有低电源电压vddl的值。
68.曲线图306代表低参考电压vrl。在时间t0和t1之间的高电压模式期间，低参考电
压vrl具有(1-x)*vddh的值。在时间t1之后的低电压模式期间，低参考电压vrl具有地电位的值。
69.曲线图308代表信号vp。在时间t0和t1之间的高电压模式期间，信号vp具有vddh值。在时间t1之后的低电压模式期间，信号vp在相同时间段内具有低参考电压vrl的值。
70.曲线图310代表信号vn。在时间t0和t1之间的高电压模式期间，信号vn具有地电位的值。在时间t1之后的低电压模式期间，信号vn在相同时间段内具有高参考电压的值。
71.图4包括表示与图1和2的施密特触发器104相关联的电压信号的多个曲线图402-410，这些电压信号基于施密特触发器104的输入端处的输入电压而变化。虽然图4示出了同时转换的几个信号，但是在实践中，一些转换之间可能会有轻微的延迟。图4说明了高电压模式期间的信号。在不脱离本公开的范围的情况下，曲线图402-410可以具有除图4中所示的其他值和特性。
72.曲线图402表示施密特触发器104的输入in处的输入电压vin。在时间t0和t1之间以及在时间t2和t3之间，vin为高并且具有高输入电压vh的值。在时间t1和t2之间，vin为低电平并具有地电位的值。
73.曲线图404表示施密特触发器104的输出out处的输出电压vout。在时间t0和t1之间以及在时间t2和t3之间，out为高并且具有高参考电压vrh的值。在时间t1和t2之间，输出为低并具有地电位的值。
74.曲线图406代表控制信号vc1。在时间t0和t1之间以及时间t2和t3之间，控制信号vc1为高电平并且具有高参考电压vrh的值。在时间t1和t2之间，控制信号vc1为低并且具有地电位的值。
75.曲线图408代表控制信号vc2。在时间t0和t1之间以及时间t2和t3之间，控制信号vc2为高并且具有高电源电压vddh的值。在时间t1和t2之间，vrl为低并具有低参考电压vrl的值。在低电压模式期间，控制信号vc2在高时具有vddl的值，并且在低时具有地电位的值。
76.曲线图410表示节点124处的电压v124。在时间t0和t1之间以及在时间t2和t3之间，v124为低并且具有地电位的值。在时间t1和t2之间，v124为高电平并具有高参考电压vrh的值。
77.图5是根据一些实施例的用于操作施密特触发器的方法500的流程图。方法500可以利用关于图1-4描述的系统、组件和过程。在502，方法500包括在施密特触发器的主输入处接收输入电压。在504，方法500包括产生具有响应于输入电压的值的控制电压。在506，方法500包括将控制电压提供给上拉晶体管的栅极端子，该上拉晶体管具有耦接在施密特触发器的第一反相器与第二反相器之间的漏极端子。
78.在一些实施例中，集成电路包括施密特触发器。施密特触发器包括主输入、主输出、和耦接到主输入的第一反相器。施密特触发器包括耦接在第一反相器与主输出之间的第二反相器、耦接在第一反相器与第二反相器之间的传输晶体管、以及具有耦接在传输晶体管与第二反相器之间的漏极端子的上拉晶体管。
79.在一些实施例中，一种方法包括在施密特触发器的主输入处接收输入电压，产生具有基于输入电压的值的控制信号，以及将控制信号提供给具有上拉晶体管的栅极端子。漏极端耦接在施密特触发器的第一反相器与第二反相器之间。
80.在一些实施例中，集成电路包括电源电压选择器，该电源电压选择器被配置为接
收选择信号、并响应于选择信号输出高电源电压或低电源电压作为电源电压。该集成电路包括参考电压发生器和施密特触发器，参考电压发生器被配置为基于电源电压产生参考电压，施密特触发器被配置为接收电源电压、参考电压和输入电压。施密特触发器包括主输入、第一反相器和耦接到第一反相器的第二反相器。施密特触发器包括耦接在输入与第一反相器之间并被配置为基于输入电压产生控制信号的控制信号发生器和具有耦接到第二反相器的输入的第一端子和被配置为接收控制信号的第二端子的上拉晶体管。
81.上述各种实施例可以组合以提供另外的实施例。根据上述详细描述，可以对实施例进行这些和其它改变。通常，在下面的权利要求中，所使用的术语不应该被解释为将权利要求限制到在说明书和权利要求中公开的特定实施例，而是应该被解释为包括所有可能的实施例以及这些权利要求被授权的等同物的全部范围。因此，权利要求不受本公开的限制。