一种阻断电磁辐射耦合路径的PCB设计方法及印制板与流程

一种阻断电磁辐射耦合路径的pcb设计方法及印制板
技术领域
1.本发明涉及印制板电磁兼容设计领域，更为具体的，涉及一种阻断电磁辐射耦合路径的pcb设计方法及印制板。


背景技术：

2.随着产品的集成度越来越高，传输速率也越来越快，在同一块板子上同时具有数/模混合、不同频段和多种周期信号并存的情况，不可避免地存在电磁波的互相干扰，影响产品的正常工作，在pcb(printed circuit board)上采用干扰源pcb走线或敏感源pcb走线屏蔽是一种有效解决pcb板内电磁干扰的解决方案。
3.在同一块pcb板上同时具有强辐射干扰源和敏感源，控制电磁干扰有效的办法为阻断电磁辐射的耦合路径，目前常规的pcb设计方式会出现以下缺点：
4.1)单层地(电)参考平面屏蔽的微带线走线方式和上下两层地(电)平面屏蔽的带状线走线方式均有介质缝隙，不可避免存在空间辐射，不能实现走线完全屏蔽。
5.2)采用同轴电缆飞线的走线方式占用pcb有限的设计空间，不仅不能保证产品一致性，还影响产品美观，增加后装工作量。


技术实现要素：

6.本发明的目的在于克服现有技术的不足，提供一种阻断电磁辐射耦合路径的pcb设计方法及印制板，不仅可以实现pcb走线全屏蔽，还提高了pcb板的电磁兼容性，也能提升设计的美观性。
7.本发明的目的是通过以下方案实现的：
8.一种阻断电磁辐射耦合路径的pcb设计方法，包括步骤：
9.通过将干扰源pcb走线或敏感源pcb走线设计为带状线；在pcb走线层的上下参考平面设置成gnd参考平面，并在pcb走线两边设定距离数值范围内沿着走线开设定槽宽数值范围的金属化屏蔽槽，gnd参考平面与金属化屏蔽槽形成类似屏蔽同轴线缆的屏蔽方式，从而将干扰源pcb走线或敏感源pcb走线电磁辐射牢牢控制在所构成的屏蔽环内，实现完全屏蔽效果。
10.进一步地，所述设定距离数值范围为0.3mm～2mm。
11.进一步地，所述设定槽宽数值范围为0.2mm～0.5mm。
12.一种阻断电磁辐射耦合路径的pcb印制板，包括：干扰源信号输入单元、干扰源pcb走线、干扰源信号接收单元、敏感源信号输入单元、敏感源pcb走线、敏感源信号接收单元；
13.所述干扰源信号输入单元与干扰源pcb走线连接，通过干扰源pcb走线与扰源信号接收单元连接；
14.所述敏感源信号输入单元与敏感源pcb走线连接，通过敏感源pcb走线与敏感源信号接收单元连接；
15.所述干扰源pcb走线或pcb敏感源pcb走线为带状线；
16.在pcb走线层的上下参考平面设置成gnd参考平面，并在pcb走线两边设定距离数值范围内沿着走线开有设定槽宽数值范围的金属化屏蔽槽，gnd参考平面与金属化屏蔽槽形成类似屏蔽同轴线缆的屏蔽方式。
17.进一步地，所述设定距离数值范围为0.3mm～2mm。
18.进一步地，所述设定槽宽数值范围为0.2mm～0.5mm。
19.进一步地，孔距干扰源或敏感源pcb走线间距参照3w原则设计，w为干扰源或敏感源pcb走线线宽。
20.进一步地，所述金属化屏蔽槽的槽宽按设定板厚比设计。
21.进一步地，所述槽宽按设定板厚比设计后，按四舍五入方法保留小数点后一位。
22.进一步地，所述设定板厚比为8:1。
23.本发明的有益效果包括：
24.本发明通过将强辐射干扰源和敏感信号在pcb上走线设计为带状线，在上下两层gnd参考平面屏蔽，并在走线两边0.3mm～2mm范围内开0.2mm～0.5mm屏蔽槽，实现gnd参考平面与屏蔽槽形成类似屏蔽同轴线缆的屏蔽方式，将干扰源pcb走线或敏感源pcb走线电磁辐射牢牢控制在所构成的屏蔽环内，实现完全屏蔽效果，保证pcb板的电磁兼容性。
25.本发明替代强辐射干扰源使用的同轴电缆，有效利用了pcb设计空间，保证产品的一致性。
附图说明
26.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
27.图1为本发明实施例中顶视图；
28.图2为本发明实施例中叠层设计截面图；
29.图3为本发明实施例中金属屏蔽槽示意图。
具体实施方式
30.本说明书中所有实施例公开的所有特征，或隐含公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合和/或扩展、替换。
31.为克服现有技术的不足，需要提供一种既要满足走线屏蔽要求又要保证产品一致性的pcb设计方法。本发明的发明人经过创造性思考后，通过将强辐射干扰源pcb走线或敏感源pcb走线设计为带状线，在pcb走线层的上下参考平面设置成gnd参考平面，并在pcb走线两边0.3mm～2mm范围内沿着走线开0.2mm～0.5mm金属化屏蔽槽，gnd参考平面与屏蔽槽形成类似屏蔽同轴线缆的屏蔽方式，将干扰源pcb走线或敏感源pcb走线电磁辐射牢牢控制在所构成的屏蔽环内，实现完全屏蔽效果。应用本发明技术方案不仅可以实现pcb走线全屏蔽，还提高了pcb板的电磁兼容性，也能提升设计的美观性。
32.在具体实施过程中，本发明实施例提供一种完整pcb走线屏蔽的设计方法。技术方案是这样实现的：(1)针对强辐射干扰源或敏感源的pcb走线方式设计为带状线；(2)在pcb
走线临近的上下两层设置为gnd参考平面；(3)在pcb走线两边0.3mm～2mm范围内沿着走线开0.2mm～0.5mm金属化屏蔽槽。
33.图1为阻断电磁辐射耦合路径的pcb设计方法顶视图，组成主要包括干扰源信号输入、干扰源pcb走线、干扰源信号接收、敏感源信号输入、敏感源pcb走线、敏感源信号接收组成。其中，干扰源pcb走线和pcb敏感源pcb走线为带状线。
34.图2为叠层设计截面图，设计干扰源pcb走线和敏感源pcb走线为带状线；其走线所在层可以为midlayer1，也可以为midlayer2层，还可以为其他带状线走线层。如果midlayer1为干扰源pcb走线和敏感源pcb走线层，则internalplane1和internalplane2需要设置成gnd参考平面；如果midlayer2为干扰源pcb走线和敏感源pcb走线层，则internalplane3和internalplane4需要设置成gnd参考平面。
35.图3为金属屏蔽槽设计示意图，设计在干扰源或敏感源pcb走线两边0.3mm～2mm范围内沿着走线开0.2mm～0.5mm金属化屏蔽槽；孔距干扰源或敏感源pcb走线间距参照3w原则设计，w为干扰源或敏感源pcb走线线宽。金属化屏蔽槽的槽宽按板厚比8:1设计，并按四舍五入方法保留小数点后一位。
36.实施例1
37.一种阻断电磁辐射耦合路径的pcb设计方法，包括步骤：
38.通过将干扰源pcb走线或敏感源pcb走线设计为带状线；在pcb走线层的上下参考平面设置成gnd参考平面，并在pcb走线两边设定距离数值范围内沿着走线开设定槽宽数值范围的金属化屏蔽槽，gnd参考平面与金属化屏蔽槽形成类似屏蔽同轴线缆的屏蔽方式，从而将干扰源pcb走线或敏感源pcb走线电磁辐射牢牢控制在所构成的屏蔽环内，实现完全屏蔽效果。
39.实施例2
40.在实施例1的基础上，所述设定距离数值范围为0.3mm～2mm。
41.实施例3
42.在实施例1的基础上，所述设定槽宽数值范围为0.2mm～0.5mm。
43.实施例4
44.一种阻断电磁辐射耦合路径的pcb印制板，包括：干扰源信号输入单元、干扰源pcb走线、干扰源信号接收单元、敏感源信号输入单元、敏感源pcb走线、敏感源信号接收单元；
45.所述干扰源信号输入单元与干扰源pcb走线连接，通过干扰源pcb走线与扰源信号接收单元连接；
46.所述敏感源信号输入单元与敏感源pcb走线连接，通过敏感源pcb走线与敏感源信号接收单元连接；
47.所述干扰源pcb走线或pcb敏感源pcb走线为带状线；
48.在pcb走线层的上下参考平面设置成gnd参考平面，并在pcb走线两边设定距离数值范围内沿着走线开有设定槽宽数值范围的金属化屏蔽槽，gnd参考平面与金属化屏蔽槽形成类似屏蔽同轴线缆的屏蔽方式。
49.实施例5
50.在实施例4的基础上，所述设定距离数值范围为0.3mm～2mm。
51.实施例6
52.在实施例4的基础上，所述设定槽宽数值范围为0.2mm～0.5mm。
53.实施例7
54.在实施例4的基础上，孔距干扰源或敏感源pcb走线间距参照3w原则设计，w为干扰源或敏感源pcb走线线宽。
55.实施例8
56.在实施例4的基础上，所述金属化屏蔽槽的槽宽按设定板厚比设计。
57.实施例9
58.在实施例8的基础上，所述槽宽按设定板厚比设计后，按四舍五入方法保留小数点后一位。
59.实施例10
60.在实施例8或实施例9的基础上，所述设定板厚比为8:1。
61.本发明未涉及部分均与现有技术相同或可采用现有技术加以实现。
62.上述技术方案只是本发明的一种实施方式，对于本领域内的技术人员而言，在本发明公开了应用方法和原理的基础上，很容易做出各种类型的改进或变形，而不仅限于本发明上述具体实施方式所描述的方法，因此前面描述的方式只是优选的，而并不具有限制性的意义。
63.除以上实例以外，本领域技术人员根据上述公开内容获得启示或利用相关领域的知识或技术进行改动获得其他实施例，各个实施例的特征可以互换或替换，本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。