一种信号调制电路及数字信号传输系统的制作方法

1.本发明涉及信号调制电路技术领域，具体涉及一种信号调制电路及数字信号传输系统。


背景技术：

2.信号调制电路，是一种应用于通信系统中的信号处理电路。在通信系统中，受限于传输介质、发射方式等因素影响，通常需要将相对低频的原始信号通过信号调制电路进行处理得到调制信号，从而降低传输过程中造成的信号损耗。
3.现有技术中，已存在有较多的在数字通信系统中的信号调制电路的方案。如图1所示，图1是一种较为典型的信号调制电路，其具有一个振荡发生器q1和与门q2，其中，振荡发生器q1在输入信号的驱动下发送特定的时钟信号clk作为输出，与门q2根据输入信号和时钟信号clk共同决定输出的调制信号mod。通过设置振荡频率较高的振荡发生器q1来实现对信号的调制过程，随后通过后级的信号传输系统传输到接收侧。
4.但是，在实际实施过程中，发明人发现，上述信号调制电路在如图2所示的情况下，输入信号的下降沿在t1处，则输出的调制信号的输出脉宽tp1小于信号传输系统整体的带宽te，此时信号传输系统的输出信号sig会丢失调制信号mod的最后一个下降沿，导致接收侧解调得到的out输出信号出错。针对这一问题，现有技术中存在有窄脉宽展宽技术，用于在信号传输系统中将最后一个下降沿的窄脉宽展宽至带宽te的大小，使得信号传输系统能够正常响应。但是，该方案会使得信号的宽度发生变化，引起脉宽失真问题。


技术实现要素：

5.针对现有技术中存在的上述问题，现提供一种信号调制电路；另一方面，还提供一种应用该信号调制电路的数字信号传输系统。
6.具体技术方案如下：
7.一种信号调制电路，包括沿信号传输方向依次设置的延时模块、时钟调制模块和与门模块；
8.所述延时模块用于根据所述信号调制电路接收到的原始信号生成延时信号；
9.所述时钟调制模块用于根据所述延时信号生成中间调制信号；
10.所述与门模块分别连接所述延时模块和所述时钟调制模块，所述与门模块用于根据所述延时信号和所述中间调制信号生成发射调制信号。
11.另一方面，所述时钟调制模块包括：
12.时钟发生模块，所述时钟发生模块的输入端为所述时钟调制模块的第一输入端；
13.所述时钟发生模块根据所述延时信号生成时钟信号；
14.判决电路，所述判决电路的第一输入端连接所述时钟发生模块的输出端，所述判决电路的第二输入端为所述时钟调制模块的第二输入端，所述时钟调制模块的第二输入端用于接收所述原始信号；
15.所述判决电路根据所述原始信号和所述时钟信号生成所述中间调制信号。
16.另一方面，所述时钟发生模块包括振荡器，所述振荡器的使能引脚连接所述时钟发生模块的输入端，以在所述延时信号的控制下生成所述时钟信号；
17.所述时钟信号的低电平脉宽的宽度小于所述延时信号与所述原始信号之间相位差的二分之一。
18.另一方面，所述判决电路包括：
19.反向模块，所述反向模块的第一输入端连接所述判决电路的第一输入端，所述反向模块的第二输入端连接所述判决电路的第二输入端；
20.rs触发器，所述rs触发器的设置端连接所述反向模块的第一输出端，所述rs触发器的复位端连接所述反向模块的第二输出端，所述rs触发器的输出端连接所述判决电路的输出端。
21.另一方面，所述反向模块包括：
22.第一反相器，所述第一反相器的输入端连接所述反向模块的第一输入端，所述第一反相器的输出端连接所述反向模块的第一输出端；
23.第二反相器，所述第二反相器的输入端连接所述反向模块的第一输入端，所述第二反相器的输出端连接所述反向模块的第二输出端。
24.另一方面，所述rs触发器包括第一与门和第二与门；
25.所述第一与门的第一输入端连接所述rs触发器的第一输入端，所述第一与门的输出端为所述rs触发器的输出端，所述第一与门的输出端连接所述第二与门的第一输入端；
26.所述第二与门的第二输入端连接rs触发器的第二输入端，所述第二与门的输出端连接所述第一与门的第二输入端。
27.一种数字信号传输系统，用于实施上述的信号调制电路，包括：
28.发射模块，所述发射模块中设置有所述信号调制电路，所述发射模块接收原始信号并通过所述信号调制电路生成发射调制信号；
29.接收模块，所述接收模块通过信号传输系统连接至所述发射模块，以接收所述发射调制信号；
30.所述接收模块中设置有信号解调电路，所述信号解调电路对所述发射调制信号解调以获得对应于所述原始信号的解调信号。
31.另一方面，信号传输系统的带宽小于信号调制电路中的延时时长的一半。
32.上述技术方案具有如下优点或有益效果：通过引入延时模块，在生成时钟信号之前通过在信号中添加延时使得最终输出的调制信号不会出现现有技术中的高电平窄脉宽小于信号传输系统带宽的问题，以此来避免现有技术中的信号传输系统会因为窄脉宽导致触发错误的问题。
附图说明
33.参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
34.图1为现有技术中的信号调制电路示意图；
35.图2为现有技术中的信号传输系统时序图；
36.图3为本发明实施例中的原理框图；
37.图4为本发明实施例中的信号示意图；
38.图5为本发明另一实施例中的信号示意图；
39.图6为本发明另一实施例中的信号示意图；
40.图7为本发明另一实施例中的信号示意图；
41.图8为本发明实施例中数字信号传输系统示意图。
具体实施方式
42.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
43.需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
44.下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
45.本发明包括：
46.一种信号调制电路，如图3所示，包括沿信号传输方向依次设置的延时模块delay、时钟调制模块和与门模块；
47.延时模块delay用于根据信号调制电路接收到的原始信号in生成延时信号in_delay；
48.时钟调制模块mo用于根据延时信号in_delay生成中间调制信号clk_o；
49.与门模块and2分别连接延时模块delay和时钟调制模块mo，与门模块and2用于根据延时信号in_delay和中间调制信号clk_o生成发射调制信号mod。
50.具体地，针对现有技术中的信号调制电路在输出脉宽小于后级的信号传输系统的带宽时，会导致信号传输系统出错的问题，本实施例中，通过在信号调制电路中设置延时模块delay在信号中添加延时，并控制延时时长不小于信号传输系统的带宽，以此使得输出的信号的最后一个1脉宽的宽度大于信号传输系统的带宽，避免了信号传输系统出错的问题。
51.在实施过程中，如图4所示，为使得输出的信号mod的最后一个1脉宽的宽度大于信号传输系统的带宽te，可控制延时时长大于te，进而使得与门模块and2输出的发射调制信号mod的最后一个1脉宽不会落入带宽te的窗口中，进而使得信号传输系统输出的信号sig不会出错。
52.在一种实施例中，时钟调制模块mo还包括第二输入端，时钟调制模块mo的第二输入端连接信号调制电路的输入端；
53.时钟调制模块mo还包括：
54.时钟发生模块osc，时钟发生模块osc的输入端为时钟调制模块mo的第一输入端；
55.时钟发生模块osc根据延时信号in_delay生成时钟信号clk；
56.判决电路dec，判决电路dec的第一输入端连接时钟发生模块osc的输出端，判决电路dec的第二输入端为时钟调制模块mo的第二输入端；
57.判决电路dec根据原始信号in和时钟信号clk生成中间调制信号clk_o。
58.具体地，针对现有技术中的信号调制电路在输出脉宽小于后级的信号传输系统的带宽时，会导致信号传输系统出错的问题，本实施例中，通过在时钟调制模块mo中分别设置时钟发生模块osc和判决电路dec，其中，时钟发生模块用于对延时信号in_delay进行调制，使其转换成具有较高频率的时钟信号clk，随后，判决电路dec依照输入的原始信号in对时钟信号clk进行判决，通过原始信号in对判决电路dec进行锁定，从而使得时钟信号生成的0窄脉宽不会输出至调制信号中，避免了0窄脉宽信号对信号传输系统的影响。
59.具体地，在引入了延时模块delay后，虽然避免了发射调制信号mod的1脉宽会引起信号传输系统出错的问题，但如图5所示，如果in的下降沿落在clk的最后一个0脉宽中，则会引起0窄脉宽tp0《te，传输信号系统会丢掉最后一个，sig电路不会出现一直输出为1的错误状态，但会引入te+tp0大小的脉宽失真。
60.为解决这一问题，本实施例中，通过引入0判决电路来消除脉宽失真，具体如下：
61.在一种实施例中，时钟发生模块osc包括振荡器，振荡器的使能引脚连接时钟发生模块的输入端，以在延时信号in_delay的控制下生成时钟信号clk；
62.信号传输系统的带宽te小于延时信号in_delay与原始信号in之间相位差的二分之一。
63.具体地，针对现有技术中的信号传输系统，会因为调制信号在加入了高频成分后形成的窄脉宽导致传输错误，或者由于窄脉展宽技术导致脉宽失真的问题，本实施例中，通过对延时信号in_delay的延时长度设置为信号传输系统的带宽te的两倍，即，2te，以使得最终输出的信号中不会因为窄脉宽影响调制信号的输出，进而避免了传输错误的问题。
64.具体地，以图6为例，该实施例中，原始信号in的下降沿在时钟信号clk的调制0脉宽中。
65.在该实施例中，当原始信号in输入为0时，延时信号in_delay为0，时钟信号clk输出1，中间调制信号clk_o输出为1，设置信号clkb_o输出为0，发射调制信号mod输出为0；
66.当原始信号in输入翻转为1时，设置信号clkb_o发生翻转至为1。此时尚未达到延时时长2te，则延时信号in_delay输出仍为0，中间调制信号clk_o输出为1，发射调制信号mod输出为0，即不存在输出。
67.当原始信号in保持输入为1且达到延时时长2te后，此时延时信号in_delay的输出翻转为1，使得时钟发生模块osc开始振荡，并在一定时间后输出具有特定频率的0脉宽的时钟信号clk。此时，由于设置信号clkb_o在原始信号in的作用下保持输出为1，则中间调制信号clk_o根据输入的反向时钟信号clkb开始输出对应于时钟信号clk的中间调制信号clk_o。
68.同时，在延时信号in_delay的输出翻转为1且时钟信号clk的0脉宽尚未输出的同时，与门模块and2接收到输出为1的延时信号in_delay和输出为1的中间调制信号clk_o，则发射调制信号mod翻转为1，表明发射侧开始发射发射调制信号mod。随后跟随中间调制信号clk_o中的0脉宽部分开始输出对应的发射调制信号mod。
69.当原始信号in输入完毕翻转至0时，由于设置信号clkb_o会随着原始信号翻转至0，此时中间调制信号clk_o的输出会被锁定至1，发射调制信号mod的输出为0，则在此后任意时间段内输出的时钟信号clk，无论其下降沿在延时时长2te中的任意位置，均不会影响中间调制信号clk_o的输出，以此实现了对0窄脉宽的阻断，避免了输出0窄脉宽对后续信号
传输系统的影响。
70.在另一个如图7所示的实施例中，延时信号in_delay的下降沿在时钟信号clk的调制0脉宽中。
71.在该实施例中，当原始信号in输入为0时，延时信号in_delay为0，时钟信号clk输出1，中间调制信号clk_o输出为1，设置信号clkb_o输出为0，发射调制信号mod输出为0；
72.当原始信号in输入翻转为1时，设置信号clkb_o发生翻转至为1。此时尚未达到延时时长2te，则延时信号in_delay输出仍为0，中间调制信号clk_o输出为1，发射调制信号mod输出为0，即不存在输出。
73.当原始信号in保持输入为1且达到延时时长2te后，此时延时信号in_delay的输出翻转为1，使得时钟发生模块osc开始振荡，并在一定时间后输出具有特定频率的0脉宽的时钟信号clk。此时，由于设置信号clkb_o在原始信号in的作用下保持输出为1，则中间调制信号clk_o根据输入的反向时钟信号clkb开始输出对应于时钟信号clk的中间调制信号clk_o。
74.同时，在延时信号in_delay的输出翻转为1且时钟信号clk的0脉宽尚未输出的同时，与门模块and2接收到输出为1的延时信号in_delay和输出为1的中间调制信号clk_o，则发射调制信号mod翻转为1，表明发射侧开始发射发射调制信号mod。随后跟随中间调制信号clk_o中的0脉宽部分开始输出对应的发射调制信号mod。
75.当原始信号in输入完毕翻转至0时，若此时时钟信号clk的输出为0，则中间调制信号clk_o的输出为0，由于rs触发器的特性，设置信号clkb_o的输出会被保持为1直至时钟信号clk的输出为1时再翻转为0，将中间调制信号clk_o锁定至1。
76.也就是说，当原始信号in的下降沿在时钟信号clk的0脉宽时，中间调制信号clk_o会输出一个完整的0脉宽后变为1。最终发射调制信号mod输出最小的0脉宽为te，最小的1脉宽为te+tp0，当tp0接近于0时，最小1脉宽为te。其明显满足了信号传输系统的带宽te，在传输过程中不会发生传输错误。
77.进一步地，通过在信号传输系统后方的接收侧的解调电路对信号滤除所有的0脉宽后，与原始信号in进行对比，可发现其宽度与原始信号in相同，脉宽失真为0。
78.在一种实施例中，判决电路dec包括：
79.反向模块inv，反向模块inv的第一输入端连接判决电路dec的第一输入端，反向模块inv的第二输入端连接判决电路dec的第二输入端；
80.rs触发器rs，rs触发器rs的设置端连接反向模块inv的第一输出端，rs触发器rs的复位端连接反向模块inv的第二输出端，rs触发器rs的输出端连接判决电路dec的输出端。
81.具体地，针对现有技术中的信号调制电路，在传输过程中可能会导致脉宽失真的问题，本实施例中，通过在判决电路dec中设置rs触发器rs来根据反向输入信号inb确定中间调制信号clk_o的锁定情况，以此来实现对0窄脉宽较好的截取、处理，进而避免了信号传输系统出错的问题。
82.在一种实施例中，反向模块inv包括：
83.第一反相器inv1，第一反相器inv1的输入端连接反向模块inv的第一输入端，第一反相器inv1的输出端连接反向模块inv的第一输出端；
84.第二反相器inv2，第二反相器inv2的输入端连接反向模块inv的第一输入端，第二
反相器inv2的输出端连接反向模块inv的第二输出端。
85.在一种实施例中，rs触发器rs包括第一与门nand2_1和第二与门nand2_2；
86.第一与门nand2_1的第一输入端连接rs触发器rs的第一输入端，第一与门nand2_1的输出端为rs触发器rs的输出端，第一与门nand2_1的输出端连接第二与门nand2_2的第一输入端；
87.第二与门nand2_2的第二输入端连接rs触发器rs的第二输入端，第二与门nand2_2的输出端连接第一与门nand2_1的第二输入端。
88.一种数字信号传输系统，用于实施上述的信号调制电路，如图7所示，包括：
89.发射模块a1，发射模块a1中设置有信号调制电路a11，发射模块a1接收原始信号并通过信号调制电路a11生成发射调制信号；
90.接收模块a3，接收模块a3通过信号传输系统a2连接至发射模块a1，以接收发射调制信号；
91.接收模块a3中设置有信号解调电路a31，信号解调电路a31对发射调制信号解调以获得对应于原始信号的解调信号。
92.在一种实施例中，信号传输系统a2的带宽小于信号调制电路a11中的延时时长的一半。
93.具体地，针对现有技术中的数字信号传输系统，在传输数字信号时容易因为高频信号末端的窄脉宽导致传输系统出错，或是引入了窄脉宽展宽技术导致脉宽失真的问题，本实施例中，通过设置信号调制电路a11对信号进行处理，并控制信号调制电路a11中的延时时长为信号传输系统的两倍或以上，使得信号调制电路a11能够在不引入脉宽失真的情况下，实现对信号的调制并避免了后级的信号传输系统a2传输错误的问题。
94.以上仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。