一种调整时钟信号占空比的装置的制作方法

1.本发明属于集成电路技术领域，具体涉及一种调整时钟信号占空比的装置。


背景技术：

2.时钟信号是时序逻辑的基础，用于决定逻辑单元中的状态何时更新，是有固定周期并与运行无关的信号量。时钟信号有固定的时钟频率，时钟频率是时钟周期的倒数。在电子尤其是信号的同步数字电路中，时钟信号是信号的一种特殊信号振荡之间的高和低的状态，信号的利用像一个节拍器协调行动的数字电路，数字时钟信号基本上是方波电压。
3.由于实际工艺中pmos器件和nmos器件性能不一致，使得在实际工作电路中，时钟信号的上升沿和下降沿传输延迟不一致，从而导致输出波形占空比畸变。并且，当开关频率越高，占空比畸变对输出波形的影响越大，甚至丢失。


技术实现要素：

4.有鉴于此，本发明的目的在于克服现有技术的不足，提供一种调整时钟信号占空比的装置，以解决现有技术中时钟信号的上升沿和下降沿传输延迟不一致，导致输出波形占空比畸变的问题。
5.根据本技术实施例的第一方面，提供一种调整时钟信号占空比的装置，所述装置包括：
6.第一信号输出模块，用于产生输出电压；
7.与所述第一信号输出模块连接的第一调整模块，用于调整所述输出电压的时钟信号的上升沿，以使所述输出电压的时钟信号的上升沿的传输延迟和所述输出电压的时钟信号的下降沿的传输延迟保持一致；
8.与所述第一信号输出模块连接的第二调整模块，用于调整所述输出电压的时钟信号的下降沿，以使所述输出电压的时钟信号的下降沿的传输延迟和所述输出电压时钟信号的上升沿的传输延迟保持一致；
9.分别与所述第一调整模块和所述第二调整模块连接的第二信号输出模块，用于将调整时钟信号后的输出电压进行输出。
10.优选的，所述第一信号输出模块，包括：第一钳位单元，用于提供电源；
11.第一钳位单元，用于提供地电位。
12.优选的，所述第一调整模块，包括：第一选择器、第二选择器和第三选择器；
13.所述第一选择器的第一信号输入引脚与所述第一钳位单元的输出端连接，所述第一选择器的信号输出引脚与所述第二选择器的第一信号输入引脚连接，所述第二选择器的信号输出引脚与所述第三选择器的第一信号输入引脚连接；
14.所述第一选择器、所述第二选择器和所述第三选择器的控制引脚均连接于外部芯片，以使外部芯片分别控制与所述第一选择器、所述第二选择器和所述第三选择器的连通或断开，调整所述输出电压的时钟信号的上升沿的延迟时间。
15.优选的，所述第二调整模块，包括：第四选择器、第五选择器和第六选择器；
16.所述第四选择器的第一信号输入引脚与所述第二钳位单元的输出端连接，所述第四选择器的信号输出引脚与所述第五选择器的第一信号输入引脚连接，所述第五选择器的信号输出引脚与所述第六选择器的第一信号输入引脚连接；
17.所述第四选择器、所述第五选择器和所述第六选择器的控制引脚均连接于外部芯片，以使外部芯片分别控制与所述第四选择器、所述第五选择器和所述第六选择器的连通或断开，调整所述输出电压的时钟信号的下降沿的延迟时间。
18.优选的，所述第二信号输出模块，包括：三态门和缓冲器；
19.所述三态门的第一信号输入引脚与所述第三选择器的信号输出引脚连接，所述三态门的第二信号输入引脚与所述第六选择器的信号输出引脚连接；
20.所述三态门的第三信号输入引脚分别与所述第一选择器、所述第二选择器、所述第三选择器、所述第四选择器、所述第五选择器和所述第六选择器的第二信号输入引脚连接；
21.所述缓冲器的信号输入引脚与所述三态门的信号输出引脚连接，所述缓冲器的信号输出引脚与外部芯片连接，以将调整时钟信号后的输出电压输出至所述外部芯片。
22.优选的，所述第一选择器、所述第二选择器、所述第三选择器、所述第四选择器、所述第五选择器和所述第六选择器均为二选一多路选择器。
23.优选的，所述三态门为tsl三态门。
24.本发明采用以上技术方案，能够达到的有益效果包括：通过第一信号输出模块产生输出电压，第一调整模块调整输出电压的时钟信号的上升沿，第二调整模块调整输出电压的时钟信号的下降沿，以使输出电压的时钟信号的上升沿的传输延迟和输出电压的时钟信号的下降沿的传输延迟保持一致，最后通过第二信号输出模块将调整时钟信号后的输出电压进行输出，实现了输出电压的时钟信号的上升沿和下降沿的传输延迟保持一致，避免输出波形占空比畸变，从而产生稳定和占空比恒定的时钟信号；本技术提供的一种调整时钟信号占空比的装置，可以直接与时钟路径拼接，减少不必要的面积浪费。
附图说明
25.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
26.图1是根据一示例性实施例示出的一种调整时钟信号占空比的装置的结构框图；
27.图2是根据一示例性实施例示出的一种调整时钟信号占空比的装置的结构框图；
28.图3是根据一示例性实施例示出的只对时钟信号的上升沿进行延迟调整的波形对比示意图；
29.图4是根据一示例性实施例示出的只对时钟信号的下降沿进行延迟调整的波形对比示意图；
30.图中，1-第一信号输出模块，2-第一调整模块，3-第二调整模块，4-第二信号输出模块，11-第一钳位单元，12-第二钳位单元，21-第一选择器，22-第二选择器，23-第三选择
器，31-第四选择器，32-第五选择器，33-第六选择器。
具体实施方式
31.为使本发明的目的、技术方案和优点更加清楚，下面将对本发明的技术方案进行详细的描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所得到的所有其它实施方式，都属于本发明所保护的范围。
32.实施例一
33.图1是根据一示例性实施例示出的一种调整时钟信号占空比的装置的结构框图，如图1所示，该装置包括：
34.第一信号输出模块1，用于产生输出电压；
35.与第一信号输出模块1连接的第一调整模块2，用于调整输出电压的时钟信号的上升沿，以使输出电压的时钟信号的上升沿的传输延迟和输出电压的时钟信号的下降沿的传输延迟保持一致；
36.与第一信号输出模块1连接的第二调整模块3，用于调整输出电压的时钟信号的下降沿，以使输出电压的时钟信号的下降沿的传输延迟和输出电压时钟信号的上升沿的传输延迟保持一致；
37.分别与第一调整模块2和第二调整模块3连接的第二信号输出模块4，用于将调整时钟信号后的输出电压进行输出。
38.本发明实施例提供的通过第一信号输出模块1产生输出电压，第一调整模块2调整输出电压的时钟信号的上升沿，第二调整模块3调整输出电压的时钟信号的下降沿，以使输出电压的时钟信号的上升沿的传输延迟和输出电压的时钟信号的下降沿的传输延迟保持一致，最后通过第二信号输出模块4将调整时钟信号后的输出电压进行输出，实现了输出电压的时钟信号的上升沿和下降沿的传输延迟保持一致，避免输出波形占空比畸变，从而产生稳定和占空比恒定的时钟信号；本技术提供的一种调整时钟信号占空比的装置，可以直接与时钟路径拼接，减少不必要的面积浪费。
39.需要说明的是，图2中，每个选择器中的a引脚均为各选择器的第二信号输入引脚，每个选择器中的b引脚均为各选择器的第一信号输入引脚，每个选择器中的s引脚均为各选择器的控制引脚，每个选择器中的z引脚均为各选择器的信号输出引脚；cko为调整时钟信号后的输出电压；
40.旁边具有相同字母cki的引脚进行连接，即表示三态门的第三信号输入引脚分别与第一选择器、第二选择器、第三选择器、第四选择器、第五选择器和第六选择器的第二信号输入引脚连接；
41.时钟信号由cki输入，通过外部芯片选择与各个选择器的控制引脚(skr2、skr1、skr0、skf2、skf1、skf0)连接，确定时钟信号的上升沿和下降沿的延迟时间。
42.进一步的，如图2所示，第一信号输出模块1，包括：
43.第一钳位单元，用于提供电源；
44.第一钳位单元，用于提供地电位。
45.需要说明的是，钳位单元(tie cell)为数字后端，常见的有tie-high和tie-low两
种，分别提供电源和地电位。钳位单元主要起到esd保护的功能。
46.数字电路中某些信号端口，或闲置信号端口需要钳位在固定的逻辑电平上，钳位单元按逻辑功能要求把这些钳位信号通过钳高单元(tie-high)与vdd相连，或通过钳低单元(tie-low)与vss相连使维持在确定的电位上。钳位单元还起到隔离普通信号的特护信号(vdd，vss)的作用，在作lvs分析或形式验证(formal verification)时不致引起逻辑混乱。
47.进一步的，如图2所示，第一调整模块2，包括：第一选择器、第二选择器和第三选择器；
48.第一选择器的第一信号输入引脚与第一钳位单元的输出端连接，第一选择器的信号输出引脚与第二选择器的第一信号输入引脚连接，第二选择器的信号输出引脚与第三选择器的第一信号输入引脚连接；
49.第一选择器、第二选择器和第三选择器的控制引脚均连接于外部芯片，以使外部芯片分别控制与第一选择器、第二选择器和第三选择器的连通或断开，调整输出电压的时钟信号的上升沿的延迟时间。
50.进一步的，如图2所示，第二调整模块3，包括：第四选择器、第五选择器和第六选择器；
51.第四选择器的第一信号输入引脚与第二钳位单元的输出端连接，第四选择器的信号输出引脚与第五选择器的第一信号输入引脚连接，第五选择器的信号输出引脚与第六选择器的第一信号输入引脚连接；
52.第四选择器、第五选择器和第六选择器的控制引脚均连接于外部芯片，以使外部芯片分别控制与第四选择器、第五选择器和第六选择器的连通或断开，调整输出电压的时钟信号的下降沿的延迟时间。
53.具体的，第一选择器、第二选择器、第三选择器、第四选择器、第五选择器和第六选择器均为二选一多路选择器。
54.需要说明的是，选择器本身具有信号延迟作用，一些实施例中，选择器的信号延迟时间可以但不限为50ps；
55.当输入信号cki进入选择器时，对选择器内部电路中的p管和n管轮流进行开关操作，通过对输出端口的充放电实现信号的传播，充放电导致的信号延迟就是选择器本身具有的信号延迟作用。
56.可以理解的是，使用选择器调节时钟信号的上升沿和下降沿的延迟时间，不仅方便简单，易于控制，而且体积小，减少不必要的面积浪费。
57.例如，每一级选择器自身的延迟为50ps，经过仿真得到，可有效调节时钟信号占空比为
±
150ps；占空比为正数时，表示调整的上升沿；占空比为负数时，表示调整的下降沿；
58.当外部芯片只连通skr0时，则上升沿延迟50ps；当外部芯片连通skr0和skr1时，则上升沿延迟100ps；当外部芯片连通skr0、skr1和skr2时，则上升沿延迟100ps；
59.当外部芯片只连通skf0时，则下降沿延迟50ps；当外部芯片连通skf0和skf1时，则下降沿延迟100ps；当外部芯片连通skf0、skf1和skf2时，则下降沿延迟100ps。
60.为进一步展示对时钟信号的上升沿和下降沿延迟后的效果，本发明实施例还提供只对上升沿或只对下降沿进行延迟调整后的波形图：
61.如图3所示，图3中上边的波形为原始波形，图3中下边的波形为只对上升沿进行延
迟调整后的波形，则下降沿与调整前保持一致，上升沿比调整前延后；
62.如图4所示，图4中上边的波形为原始波形，图4中下边的波形为只对下降沿进行延迟调整后的波形，则上升沿与调整前保持一致，下降沿比调整前延后。
63.进一步的，如图2所示，第二信号输出模块4，包括：三态门和缓冲器；
64.三态门的第一信号输入引脚与第三选择器的信号输出引脚连接，三态门的第二信号输入引脚与第六选择器的信号输出引脚连接；
65.三态门的第三信号输入引脚分别与第一选择器、第二选择器、第三选择器、第四选择器、第五选择器和第六选择器的第二信号输入引脚连接；
66.缓冲器的信号输入引脚与三态门的信号输出引脚连接，缓冲器的信号输出引脚与外部芯片连接，以将调整时钟信号后的输出电压输出至外部芯片；
67.具体的，三态门为tsl三态门。
68.可以理解的是，正常的时钟信号是通过同一逻辑输出，利用选择器自身的延迟，通过外部芯片选择，将上升沿与下降沿通过不同数量的选择器选择延迟时间，延迟后的输出信号用以控制三态门的开关时间，从而完成对时钟信号占空比进行调整，最终实现时钟信号的上升沿与下降沿的传输延迟保持一致。
69.通过三态门和缓冲器将调整时钟信号后的输出电压输出，不仅提高了输出速度，而且当三态们输出为高阻状态时，三态门的输出端相当于开路，这样对总线上连接的其他器件没有影响，提高了可靠性和安全性。
70.本发明实施例提供的通过第一信号输出模块1产生输出电压，第一调整模块2调整输出电压的时钟信号的上升沿，第二调整模块3调整输出电压的时钟信号的下降沿，以使输出电压的时钟信号的上升沿的传输延迟和输出电压的时钟信号的下降沿的传输延迟保持一致，最后通过第二信号输出模块4将调整时钟信号后的输出电压进行输出，实现了输出电压的时钟信号的上升沿和下降沿的传输延迟保持一致，避免输出波形占空比畸变，从而产生稳定和占空比恒定的时钟信号；本技术提供的一种调整时钟信号占空比的装置，可以直接与时钟路径拼接，减少不必要的面积浪费。
71.实施例二
72.一种芯片，包括：
73.上述实施例提供的一种调整时钟信号占空比的装置。
74.可以理解的是，上述各实施例中相同或相似部分可以相互参考，在一些实施例中未详细说明的内容可以参见其他实施例中相同或相似的内容。
75.本领域内的技术人员应明白，本技术的实施例可提供为方法、系统、或计算机程序产品。因此，本技术可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本技术可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
76.本技术是参照根据本技术实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产
生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
77.这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令方法的制造品，该指令方法实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
78.这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
79.以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。