一种可调频率振荡器的制作方法

1.本发明涉及半导体集成电路技术领域，特别涉及一种可调频率振荡器。


背景技术：

2.振荡器是一种通过自激方式将直流信号转换为时钟信号的电路，在集成电路应用中，用于产生时钟的振荡电路是大多数电路系统必不可少的部分。
3.目前常用的环形振荡器如图1所示，由于其结构简单、功耗低以及易于集成化的特点，得到广泛的使用。然而温度、电压以及工艺参数的变化对其振荡频率影响较大，因此亟需一种振荡频率对温度以及电源电压不敏感的振荡电路，且频率易于调节。


技术实现要素：

4.本发明的目的在于提供一种可调频率振荡器，以解决传统环形振荡器的振荡频率受温度以及电压影响明显的问题。
5.为解决上述技术问题，本发明提供了一种可调频率振荡器，包括启动电路与振荡电路；
6.所述启动电路为所述振荡电路提供初始电压使其工作；当所述振荡电路正常工作后，所述启动电路关断；
7.所述振荡电路由n级振荡子电路构成，所述振荡电路的振荡周期与振荡子电路的个数成正比，其中n不少于3。
8.在一种实施方式中，所述振荡电路包括振荡子电路cell1、振荡子电路cell2、...、振荡子电路celln，每一级振荡子电路的输入端vin连接前一级振荡子电路的输出端vo，最后一级振荡子电路celln的输出端vo连接第一级振荡子电路cell1的输入端vin，每级振荡子电路的输出端y依次连接着或门or0的输入端。
9.在一种实施方式中，所述启动电路包括或门or0和pmos管mp0；
10.所述或门or0的输出端连接所述pmos管mp0的栅端；所述pmos管mp0的源端连接电源电压vcc，漏端连接最后一级振荡子电路celln的输出端vo以及第一级振荡子电路cell1的输入端vin。
11.在一种实施方式中，所述振荡子电路包括pmos管mp1～mp3、nmos管mn1～mn5、电流源i1～i2、电容c1～c2、反相器inv1～inv2、比较器amp、sr锁存器latch、或门or1、传输门gt、输入端vin、输出端vo与输出端y；
12.所述比较器amp的同向端接输入端vin，反向端接参考电压v
ref
，输出接传输门gt的控制端；
13.所述传输门gt的输入端连接电流源i1的输出端，输出端同时连接电容c1的第一端、nmos管mn1的漏端、nmos管mn2的栅端以及输出端vo；所述nmos管mn1的栅端同时连接反相器inv1的输出端以及nmos管mn4的栅端，源端接地；所述nmos管mn2的漏端同时连接pmos管mp1的漏端、nmos管mn3的栅端以及反相器inv2的输入端，源端接地；
14.所述pmos管mp1的栅端连接偏置电压vb1，源端连接电源电压vcc；所述nmos管mn3的漏端同时连接电流源i2的输出端、电容c2的第一端、nmos管mn4的漏端以及nmos管mn5的栅端，所述nmos管mn3的源端接地；所述电容c2的第一端连接nmos管mn3的漏端、电流源i2的输出端、nmos管mn4的漏端以及nmos管mn5的栅端；
15.所述nmos管mn4的栅端连接反相器inv1的输出端以及nmos管mn1的栅端，所述nmos管mn4的漏端同时连接nmos管mn3的漏端、电流源i2的输出端、电容c2的第一端以及nmos管mn5的栅端，所述nmos管mn4的源端接地；
16.所述nmos管mn5的漏端连接pmos管mp2的漏端、pmos管mp3的漏端以及sr锁存器latch的输入端rn，所述nmos管mn5的源端接地；所述pmos管mp2的栅端连接偏置信号vb1，源端连接电源电压vcc；所述pmos管mp3的栅端连接sr锁存器latch的输出端q，源端连接电源电压vcc；所述sr锁存器latch的输入端sn连接或门or1的输出端，所述sr锁存器latch的输出端q连接反相器inv1的输入端、或门or1的输入端以及pmos管mp3的栅端；所述反相器inv1的输出端连接nmos管mn1的栅端和nmos管mn4的栅端；
17.所述或门or1的一个输入端连接反相器inv2的输出端以及输出端y，另一个输入端连接sr锁存器latch的输出端q、pmos管mp3的栅端以及反相器inv1的输入端，所述或门or1的输出端连接着sr锁存器latch的输入端sn；所述反相器inv2的输入端连接nmos管mn2的漏端、pmos管mp1的漏端以及nmos管mn3的栅端，所述反相器inv2的输出端连接着或门or1的输入端以及输出端y。
18.在一种实施方式中，所述电流源i1的输入端和所述电流源i2的输入端连接电源电压vcc。
19.在一种实施方式中，所述电容c1的第二端和所述电容c2的第二端接地。
20.在本发明提供的一种可调频率振荡器中，包括启动电路与振荡电路；所述启动电路为所述振荡电路提供初始电压使其工作；当所述振荡电路正常工作后，所述启动电路关断；所述振荡电路由n级振荡子电路构成，所述振荡电路的振荡周期与振荡子电路的个数成正比。本发明的可调频率振荡器电路结构简单，且由若干级电路构成；振荡周期与每级振荡子电路的延时以及振荡子电路级数成正比。本发明的可调频率振荡器可实现振荡器振荡频率对温度以及电源电压不敏感的目的。
附图说明
21.图1是传统环形振荡器结构图。
22.图2是本发明提供的振荡器电路整体结构图。
23.图3是本发明提供的振荡子电路的结构图。
具体实施方式
24.以下结合附图和具体实施例对本发明提出的一种振荡器电路作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
25.本发明提供了一种振荡器电路，包括启动电路和振荡电路两部分；所述启动电路为所述振荡电路提供启动电压使其工作，当所述振荡电路正常工作后，所述启动电路关断，
因此不会影响振荡电路的工作状态；所述振荡电路由n级振荡子电路cell(包括振荡子电路cell1、振荡子电路cell2、...、振荡子电路celln)构成，所述振荡电路的振荡周期与所述振荡子电路的个数成正比，n为不少于3的整数。
26.所述启动电路包括或门or0和pmos管mp0；所述或门or0的输入端依次连接各级振荡子电路的输出信号y，输出端连接所述pmos管mp0的栅端；所述pmos管mp0的源端连接电源电压vcc，漏端连接振荡子电路celln的输出端vo以及振荡子电路cell1的输入端vin。
27.所述振荡电路由n级振荡子电路构成，每一级振荡子电路的输入端vin连接着前一级振荡子电路的输出端vo，最后一级振荡子电路celln的输出端vo连接第一级振荡子电路cell1的输入端vin，每级振荡子电路的输出端y依次连接着或门or0的输入端。
28.每个振荡子电路的结构均相同，如图3所示，包括pmos管mp1～mp3、nmos管mn1～mn5、电流源i1～i2、电容c1～c2、反相器inv1～inv2、比较器amp、sr锁存器latch、或门or1、传输门gt、输入端vin、输出端vo与输出端y。
29.所述比较器amp的同向端接输入端vin，反向端接参考电压v
ref
，输出接传输门gt的控制端；所述传输门gt的输入端连接电流源i1的输出端，所述传输门gt的输出端同时连接电容c1的第一端、nmos管mn1的漏端、nmos管mn2的栅端以及输出端vo；所述电流源i1的输入端连接电源电压vcc；所述电容c1的第二端接地。
30.所述nmos管mn1的漏端同时连接所述传输门gt的输出端、电容c1的第一端、nmos管mn2的栅端以及输出端vo，所述nmos管mn1的栅端同时连接反相器inv1的输出端以及nmos管mn4的栅端，所述nmos管mn1的源端接地。
31.所述nmos管mn2的栅端同时连接所述传输门gt的输出端、电容c1的第一端、nmos管mn1的漏端以及输出端vo，所述nmos管mn2的漏端同时连接pmos管mp1的漏端、nmos管mn3的栅端以及反相器inv2的输入端，所述nmos管mn2的源端接地。
32.所述pmos管mp1的漏端连接nmos管mn3的栅端、反相器inv2的输入端以及nmos管mn2的漏端，栅端连接偏置电压vb1，源端连接电源电压vcc；
33.所述nmos管mn3的栅端同时连接反相器inv2的输入端、nmos管mn2的漏端以及pmos管mp1的漏端，所述nmos管mn3的漏端同时连接电流源i2的输出端、电容c2的第一端、nmos管mn4的漏端以及nmos管mn5的栅端，所述nmos管mn3的源端接地。
34.所述电流源i2的输出端连接nmos管mn3的漏端、电容c2的第一端、nmos管mn4的漏端以及nmos管mn5的栅端，输入端连接电源电压vcc；所述电容c2的第一端连接nmos管mn3的漏端、电流源i2的输出端、nmos管mn4的漏端以及nmos管mn5的栅端，第二端接地。
35.所述nmos管mn4的栅端连接反相器inv1的输出端以及nmos管mn1的栅端，所述nmos管mn4的漏端同时连接nmos管mn3的漏端、电流源i2的输出端、电容c2的第一端以及nmos管mn5的栅端，所述nmos管mn4的源端接地。
36.所述nmos管mn5的栅端同时连接nmos管mn3的漏端、电流源i2的输出端、电容c2的第一端以及nmos管mn4的漏端，所述nmos管mn5的漏端连接pmos管mp2的漏端、pmos管mp3的漏端以及sr锁存器latch的输入端rn，所述nmos管mn5的源端接地。
37.所述pmos管mp2的漏端连接nmos管mn5漏端、pmos管mp3的漏端以及sr锁存器latch的输入端rn，所述pmos管mp2的栅端连接偏置信号vb1，源端连接电源电压vcc。所述pmos管mp3的漏端连接nmos管mn5漏端、pmos管mp2的漏端以及sr锁存器latch的输入端rn，所述
pmos管mp3的栅端连接sr锁存器latch的输出端q，源端连接电源电压vcc。
38.所述sr锁存器latch的输入端rn连接nmos管mn5漏端、pmos管mp2的漏端以及pmos管mp3的漏端，所述sr锁存器latch的输入端sn连接或门or1的输出端，所述sr锁存器latch的输出端q连接反相器inv1的输入端、或门or1的输入端以及pmos管mp3的栅端。所述反相器inv1的输入端连接sr锁存器latch的输出端q，输出端连接nmos管mn1的栅端和nmos管mn4的栅端。
39.所述或门or1的一个输入端连接反相器inv2的输出端以及输出端y，另一个输入端连接sr锁存器latch的输出端q、pmos管mp3的栅端以及反相器inv1的输入端，所述或门or1的输出端连接着sr锁存器latch的输入端sn；所述反相器inv2的输入端连接nmos管mn2的漏端、pmos管mp1的漏端以及nmos管mn3的栅端，所述反相器inv2的输出端连接着或门or1的输入端以及输出端y。
40.图中参考电压v
ref
、偏置电压vb1、电流源i1以及电流源i2由集成电路中常见的基准电路提供，此处不做过多解释。
41.具体控制方式如下：
42.初始状态时，所有振荡子电路中的电容c1、c2上的电荷都为零，sr锁存器latch输出端q都为高电平。
43.启动时，所有的振荡子电路的输出端y都为低电平，因此或门or0的输出为低，则pmos管mp0导通并对振荡子电路celln中的电容c1进行充电，当电容c1的电压上升到v
thn
时，nmos管mn2导通，则nmos管mn3的栅端被拉低，电流源i2对电容c2充电，当电容c2的电压上升到v
thn
时，nmos管mn5导通，sr锁存器latch的输入端rn电压被拉低，则sr锁存器latch的输出端q为低，即反相器inv1输入为低电平，同时反相器inv1输出为高，则nmos管mn1导通。当nmos管mn1导通，nmos管mn2的栅端被拉低，则反相器inv2的输入为高电平，输出为低。当反相器inv2的输出即y变为高，或门or0的输出为高，pmos管mp0关断，启动过程结束。为了简化分析，v
thn
为下文中所有nmos管的阈值电压。
44.下面详细分析在启动过程中，振荡子电路celln中的电容c1和c2的充放电过程。当pmos管mp0导通且电容c1充电到v
thn
则nmos管mn2导通。当nmos管mn2导通则nmos管mn3关断，此时电流源i2对电容c2进行充电。当电容c2的电压v
c2
上升到v
thn
时，nmos管mn5导通则sr锁存器latch的输入端rn出现有效的低电平，那么输出端q变为低，电容c2充电结束，电容c2从零电平充电到v
thn
的时间为t2，表达式如下：
[0045][0046]
当sr锁存器latch的输出端q变为低，即pmos管mp3的栅端变为低电平，则pmos管mp3导通使得sr锁存器latch的输入端rn变现为高电平。与此同时，由于反相器inv1输出为高电平，使得nmos管mn2与nmos管mn4处于导通状态，则输出端y变为低电平，输入端sn的信号为低，输出端q输出为高电平。当输出端q变为高，则pmos管mp3关断，与此同时由于反相器inv1的输出为高电平使得nmos管mn2与nmos管mn4处于关断状态，使得输入端rn维持在高电平状态，因此输出端y保持为低电平，输入端sn的信号为高，sr锁存器latch的输出端q维持在当前状态。
[0047]
在上述t2时间中，振荡子电路celln的输出端vo电压大于v
thn
。
[0048]
振荡子电路cell1中：又v
thn
》v
ref
，则传输门gt导通，电流源i1对电容c1充电，当电容c1的电压上升到v
ref
时，记为延时时间td，表达式如下：
[0049][0050]
电容c1继续充电，从v
ref
到v
thn
，电容c1的充电时间记为t1，表达式如下：
[0051][0052]
式(2)、式(3)工作在式(1)的时间内，因此必须存在如下条件：
[0053]
t2≥td+t1(4)
[0054]
振荡子电路cell1中：当电容c1的电压上升到v
thn
时，nmos管mn2导通，将重复上述振荡子电路celln中电容c2的充电过程。当振荡子电路cell1中的输出端vo电压大于v
ref
，当振荡子电路cell2将以此重复式(2)、式(3)、式(1)的工作模式。当振荡子电路cell1中的输出端vo电压小于v
ref
这段时间，振荡子电路cell2中的电容c1上的电压为零。即每级振荡子电路的输出端vo的电压与下一级振荡子电路输出端vo的电压的延时时间为td。
[0055]
在正常工作后，第n级振荡子电路的输出将作为第一级振荡子电路的输入，要使得每一级的充放电过程完全一样，则有：
[0056]
t1+t2≤(n-1)
·
td(5)
[0057]
结合式(4)可知：
[0058]
td+t1≤t2≤(n-1)
·
t
d-t1(6)
[0059]
从式(6)可知，n至少为3，振荡电路才能工作。根据以上分析可知，n级振荡电路的周期为：
[0060][0061]
从式(7)可知，电路振荡的周期与v
ref
、电容c1、振荡子电路个数n以及电流源i1相关。电容c1一定时，当v
ref
与i1都为基准值，则可降低电源电压以及温度对电路的振荡周期的影响，同时通过调节电流i1，可线性调节振荡周期，该调节电路振荡周期的方法简单。本发明提供振荡器的电路数没有奇偶性的限制，奇数级与偶数级的接法相同。
[0062]
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。