一种自举开关结构的制作方法

1.本发明涉及集成电路技术领域，特别涉及一种自举开关结构。


背景技术：

2.高性能的开关电路是许多集成电路应用中的关键模块之一，不管是采样信号或是传输信号，开关电路都会起到至关重要的作用，其性能的优劣决定了采样和信号传输的精度和线性度。
3.图1是常见的nmos开关，mos器件本身并不是一个理想的开关，在导通时存在导通电阻，但其阻值与开关器件的栅源电压有关，存在严重的非线性。单独nmos管做开关时，一般情况下，vg接时钟信号(0-v
dd
的方波)，当vg＝0时，nmos管关断，当vg＝v
dd
时，nmos管开启，处于深线性区。
4.由线性区电流i公式有：
[0005][0006]
μn为电子迁移率，cox为栅氧化层单位面积电容，w/l为nmos管的宽长比，v
gs
为栅源电压，v
th
为阈值电压，v
ds
为漏源电压。
[0007]
当管子处于深线性区时，有：
[0008]vds
＜＜2(v
gs-v
th
)
[0009]
此时，线性区电流i公式变为：
[0010][0011]
则导通电阻r
on
为：
[0012][0013]
该mos开关中，v
gs
＝v
g-vs，可以看出v
gs
与ron之间存在非线性关系，如图2所示。随着vs电压升高，r
on
增大，vs信号更多地损耗在nmos管上，从而使得开关精度也会降低，所以现在很少单独使用nmos管做开关。
[0014]
cmos开关可以进一步减小导通电阻，提升线性度。图3是cmos开关结构图，由nmos与pmos并联构成，vc为控制的时钟信号，vc～为其互补信号，其导通电阻表达式为
[0015]
[0016]
若使得nmos与pmos的尺寸关系满足则cmos开关的导通电阻与vin无关，可以保持稳定。但注意到上述导通电阻的表达关系是基于两个mos管都导通时的，这就要求输入信号满足|v
thp
|＜v
in
＜v
dd-v
thn
，当输入信号超出这个输入范围时，导通电阻的大小还是随着输入信号电平变化，线性度恶化。
[0017]
开关的非线性主要是源于导通电阻的非线性，开关的精度主要是由于开关导通时电阻较大，因此，如何在减小开关导通电阻的同时保持良好的线性特性成为了做好开关的关键。


技术实现要素：

[0018]
本发明的目的在于提供一种自举开关结构，以解决目前开关导通时电阻较大的问题。
[0019]
为解决上述技术问题，本发明提供了一种自举开关结构，包括电流源i0和i1、阻性器件m1、m2和nmos管m
sw
；其中，
[0020]
电流源i0和i1的输入端均连接电源电压v
cc
，电流源i1的输出端同时连接阻性器件m1的一端和nmos管m
sw
的栅端，电流源i0的输出端同时连接阻性器件m0的一端和nmos管m
sw
的源端；
[0021]
阻性器件m1的另一端接时钟信号v
sw
；阻性器件m0的另一端接地；nmos管m
sw
的漏端为输出端d。
[0022]
可选的，所述阻性器件m0和所述阻性器件m1包括mos管、电阻、二极管、二极管连接方式的三极管。
[0023]
可选的，所述阻性器件m1的两端并联有电容c1。
[0024]
可选的，所述电流源i0和所述电流源i1的大小比值与所述阻性器件m0和所述阻性器件m1的阻值比值成反比，使所述电流源i0流过所述阻性器件m0产生的压降等于所述电流源i1流过所述阻性器件m1产生的压降。
[0025]
可选的，所述时钟信号v
sw
在0-v
dd
之间跳变。
[0026]
可选的，所述时钟信号v
sw
为v
dd
时，所述nmos管m
sw
的栅源电压恒等于v
dd
。
[0027]
在本发明提供的自举开关结构，结构简单实用，易于调节所保护节点的电压，适用范围广。相比于单独mos管开关和cmos开关，通过自举的方式，使得nmos管m
sw
的栅源电压v
gs
维持在v
dd
，从而导通电阻仅与时钟信号的最大值v
dd
有关，与输入信号大小无关，因此该结构具有更高线性度。由于nmos管m
sw
一旦导通，v
gs
就达到最大，即v
dd
，由ron关系式可知，此时ron最小，vs电压经过nmos管m
sw
传输损耗就更小，因此该结构还具有更高精度，更好的保护了想要传输节点的电压值。
附图说明
[0028]
图1是常见的nmos开关结构示意图；
[0029]
图2是导通电阻ron的非线性曲线示意图；
[0030]
图3是cmos开关结构示意图；
[0031]
图4是本发明提供的一种新型的自举开关结构示意图；
[0032]
图5是利用mos管产生vs电压的自举开关结构示意图；
[0033]
图6是利用电阻产生vs电压的自举开关结构示意图。
具体实施方式
[0034]
以下结合附图和具体实施例对本发明提出的一种自举开关结构作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0035]
如图4所示，本发明提出一种新型的自举开关结构，相比于单独mos管开关和cmos开关具有更高线性度和精度。
[0036]
请参阅图4，所述自举开关结构包括电流源i0和i1、阻性器件m1、m2和nmos管m
sw
；其中，电流源i0和i1的输入端均连接电源电压v
cc
，电流源i1的输出端同时连接阻性器件m1的一端和nmos管m
sw
的栅端，电流源i0的输出端同时连接阻性器件m0的一端和nmos管m
sw
的源端；阻性器件m1的另一端接时钟信号v
sw
；阻性器件m0的另一端接地；nmos管m
sw
的漏端为输出端d。所述阻性器件m1的两端并联有电容c1。
[0037]
图4中所述电流源i0和所述电流源i1的大小比值与所述阻性器件m0和所述阻性器件m1的阻值比值成反比，使所述电流源i0流过所述阻性器件m0产生的压降等于所述电流源i1流过所述阻性器件m1产生的压降。v
sw
为一定频率的时钟信号，在0-v
dd
之间跳变。
[0038]vs
＝v
m0
[0039]vg
＝v
sw
+v
m1
[0040]vs
、v
m0
为阻性器件m0上的压降，vg为nmos管m
sw
的栅端电压，v
m1
是阻性器件m1上的压降，v
sw
是时钟信号，由导通电阻关系式得：
[0041][0042]
μn为电子迁移率，cox为栅氧化层单位面积电容，为nmos管m
sw
的宽长比，v
th
为阈值电压，由于所述电流源i0流过所述阻性器件m0产生的压降等于所述电流源i1流过所述阻性器件m1产生的压降，则有v
m0
＝v
m1
，
[0043]
当v
sw
＝0时，vg＝vs，nmos管m
sw
关断，此时电阻为：
[0044][0045]
当v
sw
＝v
dd
时，v
g-vs＝v
dd
》v
th
，nmos管m
sw
开启，此时电阻为：
[0046][0047]
与单独mos管做开关相比，该结构与vs无关，只与v
dd
有关，因此导通电阻ron的线性度大大提高，同时nmos管m
sw
的栅源电压v
gs
达到最大，即v
dd
，导通电阻也更小，精度也就更
高。
[0048]
注意到，该电路除了时钟信号v
sw
，没有输入信号，是通过将nmos管m
sw
的栅源电压v
gs
稳定在v
dd
电压值下，实现v
m0
从nmos管m
sw
源端到漏端的传输。凡是类似电流流过下面的器件，产生一个固定电压的电路，都可以采用该结构。例如，该电路可以被用来做adc电路中提供输入共模电压的结构。
[0049]
用阻性器件m1的压降v
m1
近似vs电压，所以nmos管m
sw
的栅源电压v
gs
处于0～v
dd
之间。电容c1用来减小vg的上升和下降时间，使其快速建立。电流i0、i1可以用电流镜结构产生。
[0050]
所述阻性器件m0和所述阻性器件m1包括电阻、二极管、二极管连接方式的三极管。如图5所示为阻性器件m0和阻性器件m1均为nmos管，vs电压是由nmos管m0产生，nmos管m1用来产生一个和vs近似的电压。如果vs由其它元器件产生，例如图6中电阻r0，则可以采用类似的元器件，如电阻r1产生一个和它近似的电压，因此该方法同样有效。
[0051]
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。