一种二点五小数分频器

本发明涉及分频器，具体而言，涉及一种二点五小数分频器。

背景技术：

1、小数分频器是对时钟进行小数倍分频的电路，对较高频率的信号分频，可以得到所需要的低频信号。目前的小数分频器一般均需要延迟单元，但由于数字小数分频器中延时单元之间的失配，数字小数分频器会产生许多固有的杂散。因而，数字小数分频器还需要额外的数字校准电路来消除这些杂散。

2、数字小数分频器中使用的延时单元很容易受到工艺、电源电压及温度(pvt)变化的影响，工作过程中稳定性较差；增加校准电路也不能有效解决该问题，且还会增加成本。

技术实现思路

1、为解决上述问题，本发明实施例的目的在于提供一种不需要延时单元的二点五小数分频器。

2、本发明实施例提供了一种二点五小数分频器，包括：分频模块；所述分频模块包括：第一cml锁存器、第二cml锁存器、第三cml锁存器、第四cml锁存器、第五cml锁存器、第六cml锁存器和逻辑门；所述逻辑门是与门，或者，所述逻辑门是或门；

3、所述第一cml锁存器的正输出端、负输出端分别连接所述第二cml锁存器的正输入端、负输入端；所述第二cml锁存器的正输出端、负输出端分别连接所述第三cml锁存器的正输入端、负输入端；

4、所述第四cml锁存器的正输出端、负输出端分别连接所述第五cml锁存器的正输入端、负输入端；所述第五cml锁存器的正输出端、负输出端分别连接所述第六cml锁存器的正输入端、负输入端；

5、所述第三cml锁存器的正输出端、负输出端分别连接所述逻辑门的第一负输入端、第一正输入端；所述第六cml锁存器的正输出端、负输出端分别连接所述逻辑门的第二负输入端、第二正输入端；

6、所述逻辑门的正输出端与所述第一cml锁存器的正输入端、所述第四cml锁存器的正输入端相连，所述逻辑门的负输出端与所述第一cml锁存器的负输入端、所述第四cml锁存器的负输入端相连；

7、所述第一cml锁存器、所述第三cml锁存器、所述第五cml锁存器的正时钟信号端均用于接入正时钟信号，负时钟信号端均用于接入负时钟信号；

8、所述第二cml锁存器、所述第四cml锁存器、所述第六cml锁存器的正时钟信号端均用于接入所述负时钟信号，负时钟信号端均用于接入所述正时钟信号；所述正时钟信号和所述负时钟信号与待分频的差分信号同频；

9、所述逻辑门的正输出端与所述逻辑门的第一正输入端、第二正输入端之间为相应的逻辑关系，所述逻辑门的正输出端、负输出端用于输出分频后的差分信号。

10、在一种可能的实现方式中，所述分频模块还包括：第一cml缓冲器；

11、所述逻辑门的正输出端、负输出端还分别与所述第一cml缓冲器的正输入端、负输入端相连；所述第一cml缓冲器的正输出端、负输出端用于输出分频后的差分信号。

12、在一种可能的实现方式中，所述分频模块还包括：第二cml缓冲器；

13、所述第二cml缓冲器的正输出端、负输出端用于接入所述待分频的差分信号；

14、所述第二cml缓冲器的正输出端用于输出所述正时钟信号，所述第二cml缓冲器的负输出端用于输出所述负时钟信号。

15、在一种可能的实现方式中，二点五小数分频器还包括：修正模块；

16、所述修正模块与所述分频模块的输出端相连，用于将所述分频模块所输出的分频后的差分信号的占空比修正为50％。

17、在一种可能的实现方式中，所述修正模块包括：占空比检测电路和占空比调整电路；

18、所述占空比检测电路的输入端与所述修正模块的输出端相连，所述占空比检测电路的输出端与所述占空比调整电路相连；所述占空比检测电路用于根据所输入的信号的占空比生成相应的控制信号，并将所述控制信号传输至所述占空比调整电路；所述控制信号与所述所输入的信号的占空比偏离50％占空比的偏离程度之间具有单调关系；

19、所述占空比调整电路的输入端与所述分频模块的输出端相连，所述占空比调整电路的输出端与所述修正模块的输出端相连；所述占空比调整电路用于根据所述控制信号调整所述分频模块所述输出的所述分频后的差分信号，将所述分频后的差分信号的占空比调整为50％。

20、在一种可能的实现方式中，所述占空比检测电路的输出端包括正输出端和负输出端，所述占空比检测电路的正输出端用于输出正控制信号，所述占空比检测电路的负输出端用于输出负控制信号；所述正控制信号与所述负控制信号均为电压信号，且所述正控制信号与所述负控制信号之间的差值，与所述所输入的信号的占空比偏离50％占空比的偏离程度之间具有单调关系；

21、所述占空比调整电路包括第一mos管、第二mos管和cml缓冲器本体电路；所述cml缓冲器本体电路中用于输出正信号的一路具有第一上拉电阻，所述cml缓冲器本体电路中用于输出负信号的一路具有第二上拉电阻；

22、所述第一mos管的源极和漏极分别与所述第一上拉电阻的两端相连，所述第二mos管的源极和漏极分别与所述第二上拉电阻的两端相连；

23、所述第一mos管的栅极与所述占空比检测电路的正输出端相连，所述第二mos管的栅极与所述占空比检测电路的负输出端相连；所述第一mos管和所述第二mos管工作在线性区。

24、在一种可能的实现方式中，所述修正模块还包括：第三cml缓冲器；

25、所述第三cml缓冲器的正输入端与所述cml缓冲器本体电路中用于输出正信号的正输出端相连；所述第三cml缓冲器的负输入端与所述cml缓冲器本体电路中用于输出负信号的负输出端相连；

26、所述第三cml缓冲器的输出端为所述修正模块的输出端。

27、在一种可能的实现方式中，二点五小数分频器还包括：正交模块；

28、所述正交模块的输入端与所述修正模块的输出端相连，用于将所述修正模块输出的差分信号转换为两路正交信号。

29、在一种可能的实现方式中，所述正交模块包括：两级的电阻电容多相位滤波器。

30、在一种可能的实现方式中，二点五小数分频器还包括：cml缓冲器组，所述cml缓冲器组包括一个cml缓冲器，或者包括多个串接的cml缓冲器；

31、所述cml缓冲器组的输入端与所述正交模块的输出端相连，用于将两路正交信号的摆幅调整为相同。

32、本发明实施例提供的方案中，利用六个cml锁存器和一个逻辑门，可以将原始的时钟信号按照二点五的分频系数进行分频，逻辑门的输出端可以输出分频后的信号，实现二点五分频。该二点五小数分频器不需要设置延时单元和数字校准电路，可有效降低电源电压、温度变化等影响，对电源电压、温度变化的鲁棒性较强，具有较高的稳定性；该分频模块主要由cml电路构建而成，结构简单，成本较低，且可以工作在较高的频率。

33、修正模块可以将信号的占空比修正为50％，将该信号作为载波输入到混频器，可以增大混频器的输出增益，应用于发射机时，也能够提高发射机的发射效率。利用工作在线性区的mos管作为压控电阻，并调整cml缓冲器本体电路中两路上拉电阻的阻值，可以简单地实现占空比调整。并且，在正交模块的作用下，该二点五小数分频器能够输出两路摆幅相等、相位差为九十度的正交信号，两路正交信号可以直接被射频发射机利用，并直接进行发送信号的调制。

34、为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。