一种基于FPGA和多级对数放大器的自动增益控制系统的制作方法

一种基于fpga和多级对数放大器的自动增益控制系统
技术领域
1.本发明属于无线通信领域，更具体地，涉及一种基于fpga和多级对数放大器的自动增益控制系统。


背景技术：

2.现有无线通信系统中，采用的自动增益控制(agc)有反馈型和前馈型结构形式。反馈型输入信号经可变增益放大器(vga)放大输出，由峰值检波器检测出输出信号的幅度值，经低通滤波器滤除噪声和干扰，又送回到vga控制其增益，以确保当输入信号幅度变化时，输出信号保持不变。
3.为了保证良好的接收效果，要求在接收弱信号时保证一定的信噪比，而在接收强信号时接收机的前端电路又不能产生过大的互调分量等非线性失真；同时要求不论接收强弱信号，通过接收机后，达到数字信号处理单元前端都应该保证电平恒定或者变化很小，信噪比良好，确保最佳的信号质量。
4.数字agc相对模拟agc而言能实现比较复杂的算法，数字agc技术是指将接收到的模拟信号数字化，然后计算样本幅值的大小反过来控制前端放大电路中的可编程数控衰减器，配合相应的放大器将输出信号调整到适合检测的幅值范围内，通过fpga控制可编程数字衰减器来使输出的数字信号幅度或者功率达到稳定状态。


技术实现要素：

5.针对现有技术的缺陷，本发明的目的在于提供一种基于fpga和多级对数放大器的自动增益控制系统，旨在解决agc往往难以调过节锁定，模拟agc精度不够，输入信号过小时需要保证adc的采样精度和数字域信号处理的精度的问题。
6.为实现上述目的，本发明提供了一种基于fpga和多级对数放大器的自动增益控制系统，应用于接收机，该系统包括：级联运放单元、稳压器、数字电路和多级对数放大器，所述数字电路包括：agc芯片和fpga芯片；
7.所述稳压器，用于输出标准电压至级联运放单元；
8.所述级联运放单元，用于接收输入信号，根据标准电压进行放大或缩小，输出稳定缩放信号给agc芯片；
9.所述agc芯片，用于接收缩放信号，根据fpga反馈的系数进行调整，将调整后的信号输出给多级对数放大器；
10.所述fpga芯片，用于控制agc芯片放大或缩小的系数，使得多级对数放大器前级能够识别，并将系数传递给agc芯片；
11.所述多级对数放大器，用于将agc输出的信号放大并调整为固定幅度的输出信号，并发送给ad转换模块，所述固定幅值对应于ad转换模块的工作范围。
12.优选地，所述自动增益控制系统通过以下方式获取输入信号：
13.1)确定定向耦合器的技术指标，包括耦合系数c、各端口的特性阻抗z0、中心频率
fc、微带线介质基片厚度h和介质基板的相对介电常数εr；
14.2)结合上述技术指标，计算奇模和偶模阻抗z
0e
和z
0o
；
15.3)根据微带线介质基片厚度h和介质基板的相对介电常数εr，计算z
0e
、z
0o
的微带耦合线宽度w及间距s以及四分之一波长的长度p；
16.4)调整宽度w及间距s，使仿真计算得到的端口的端接阻抗值、取样信号波长与期望值符合。
17.优选地，所述fpga芯片通过以下方式实现控制agc芯片放大或缩小的系数，使得多级对数放大器前级能够识别：
18.通过检波法原理，确定信号的采样值m和下行同步码64个码片的功率，以此确定加权因子k；
19.在5ms内的周期中递取6400个码片，每64个码片做积分，根据加权因子k依次向前滚动计算得到映射值a；
20.最后映射值a通过对数运算计算出一帧6400个码片中的位置f，再通过和运算得到功率能量，通过将数据平方后推导出最高位的方法门限比较后逐位得到所需控制字二进制的数值即为agc控制字。
21.优选地，所述多级对数放大器包括：
22.通道一：第一前置放大器，用于接收输入信号，根据衰减器放大倍数a-2
调整后，送入第一片串联级联对数放大器，a表示第一前置放大器的增益；
23.通道二：第二前置放大器，用于接收输入信号，根据衰减器放大倍数a0调整后，送入第二片串联级联对数放大器；
24.通道三：第三前置放大器，用于接收输入信号，根据衰减器放大倍数a5调整后，送入第三片串联级联对数放大器；
25.三通道并联，各串联级联对数放大器首尾相连；
26.并联求和电路，用于对三通道输出并联求和，并将结果输出至ad转换模块。
27.优选地，第一片串联级联对数放大器由2个限幅放大器串联级联；第二片串联级联对数放大器由5个限幅放大器串联级联；第三片串联级联对数放大器由5个限幅放大器串联级联。
28.优选地，所述级联运放单元包括：低噪声放大器、射频衰减器或二中频放大器，在输出过高时使其放大的增益下降，输出低时将信号以最大增益进行放大。
29.需要说明的是，本发明优选对数放大器模块由三片串联级联对数放大器并联而成，通过三片串联对数放大器并联求和的方式来实现对数功能，其输入动态范围远远超过单片级联对数放大器，从而可以大大提高自动增益控制电路的输入的动态范围，使输入信号的动态范围可以很大，输出基本保持恒定，谐波失真小。同时对数放大器模块的自动增益调整时间更快，可以达到毫秒极，从而可以缩短自动增益的调整时间。
30.总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有以下有益效果：
31.本发明提出一种基于fpga和多级对数放大器的自动增益控制系统，采用级联运放单元+数字电路+多级对数放大器的结构，所述数字电路包括：agc芯片和fpga芯片，级联运放单元接收输入信号，根据标准电压进行放大或缩小，输出稳定缩放信号给agc芯片，agc芯
片接收缩放信号，根据fpga反馈的系数进行调整，将调整后的信号输出给多级对数放大器，fpga芯片于控制agc芯片放大或缩小的系数，使得多级对数放大器前级能够识别，并将系数传递给agc芯片，多级对数放大器将agc输出的信号放大并调整为固定幅度的输出信号，并发送给ad转换模块，所述固定幅值对应于ad转换模块的工作范围。提高了电路的输入动态范围，使输入信号的动态范围可以很大，输出基本保持恒定，谐波失真小。
附图说明
32.图1为本发明提供的一种基于fpga和多级对数放大器的自动增益控制系统示意图。
33.图2为本发明提供的数字agc实现流程图。
34.图3为本发明提供的单片对数放大器并联求和电路图。
35.图4为本发明提供的串联级联对数放大器框架原理框图。
具体实施方式
36.为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
37.本发明提出一种基于fpga和多级对数放大器的自动增益控制系统，作为接收机重要的功能电路。接收机的总增益通常分配在各级agc电路中，各级agc电路级联构成总的增益。在接收微弱信号时，接收机要具有高增益，将微弱信号放大到要求的电平，在接收机靠近发射电台式时，agc控制接收机的总增益，使接收机对大信号的增益很小，甚至衰减。
38.接收信号经过一级放大、数控衰减、二级放大、带通滤波后进入a/d采样，采样后的数据送入fpga处理，使用agc算法生成控制字对数控衰减器的衰减幅度进行控制，通过上述方案实现闭环控制以确保a/d输入不过载。
39.如图1所示，首先中频信号经过信号采样变成直流电压，直流电压使用a/d芯片转换成数字信号，并且将这些数字信号送入fpga经过滤波和运算，运算的结果用来控制两个衰减器和中频放大器的增益。而信号增益变化后的幅度又将被中频采样，形成自动增益控制了。
40.执行下述步骤：
41.步骤一：信号取样。采用定向耦合的方法提取信号。定向耦合器是一种阻值为50ω的设备，它的结构决定了rf信号以最小的插入损耗从输入端流向输出端，并且只有一小部分信号从主线上分接出来。
42.1)确定耦合器指标，包括耦合系数c(db)、各端口的特性阻抗z0(ω)、中心频率fc、基板参数(εr,h)；
43.2)计算奇模和偶模阻抗z
0e
和z
0o
；
44.3)根据其基板参数，利用软件计算出z
0e
、z
0o
的微带耦合线宽度及间距(w,s)以及四分之一波长的长度(p)；
45.4)最后进行仿真分析，微调。
46.步骤二：信号检波。检波电路完成对取样得到的小的射频信号检波，输出一个与取
样信号功率成正比的电压或电流。
47.信号输入级联的放大单元，由于每个放大单元的增益都是直流耦合的，信号通过放大单元时逐级被放大。在每一个增益输出端都有一个具有平方律作用的检波器对信号进行整形，而且有一个补偿反馈电路对信号进行补偿。通过一系列的措施使得输出信号非常精确。因此输入信号电压通过放大后转换成一个随输入信号幅度变化的差动电流信号，此差动电流信号的均值随输入rf的电平不同而不同。电流波形经整形并经滤波后，转换成电压输出。
48.步骤三：信号滤波。数字滤波器的实现。将累加和的次数定为128次。整个流程为先将二进制的采样值左移8位(除以128)，然后与上次保存的移位过的值相加，得到n(i+1)就是滤波过后的采样值。
49.(1)将滤波过后的采样值与参考值想减，参考值可以在调整好输出幅度后使用ise自带的chipscope工具抓取，判定信号是高于额定输出还是小于额定输出。
50.(2)设定一个二进制值，它是由两部分组成，高比特位为输出给二中频放大器的控制电压二进制值。而对于低比特位，将它们与去掉符号位后的采样值与参考值的差值做加减运算。这样就可以保证对二中频进行的是微调，而且可以做到，信号与参考差得多调整快，差的少调整就慢。
51.(3)对二中频放大器的控制电压值进行限定，不能让其超出规定的范围，在其达到极值时，对lna衰减器和射频衰减器进行启控。
52.(4)将三个芯片(一中频放大器、二中频放大器、lna低噪声放大器)的控制结果发送出去。这样就完成了控制算法。该方法经输出幅度上下浮动最多也就1dbm左右，可以满足要求。
53.步骤四：信号可变增益放大。在输出过高时使其放大的增益下降，输出低时将信号以最大增益进行放大，从而获得宽的动态范围，使信号输出功率稳定。
54.步骤五：对数放大器电路。对于输入信号为快速变化的信号，为了实现对数放大器的大动态范围，通常采用多级对数放大器单元级联技术。每一级对数放大器单元是一个限幅放大单元，用它来处理其中的一段，将对数放大器单元的输出求和，即可得到合成的大动态范围。
55.本发明中为了能够提高电路的输入动态范围，利用对数输入动态范围平移的特性。采用多片串联级联对数放大器并联求和的结构形式。采用串联求和与并联求和两种方式配合使用，把输入信号先进行放大(小信号进行低噪声放大)或缩小再送入串联级联对数放大器放大，为了使电路的快速响应，采取多通道并联工作方式。把各串联级联对数放大器中各限幅放大器的输出求和，再把此结果送入大动态范围对数放大器并联求和，只要各前置放大器放大倍数选择适当，保证输入动态范围的连续性，使前一通道的输出是后一通道的输入，各片串联级联对数放大器的信号首尾相连，则并联求和的结果便是输入信号的对数值，这样就大大提高了电路输入的动态范围。
56.如图2所示，数字agc实现流程如下：通过检波法原理，确定信号的采样值m和下行同步码64个码片的功率，以此确定加权因子k。在5ms内的周期中递取6400个码片，每64个码片做积分，根据加权因子k依次向前滚动计算得到映射值a，最后映射值a通过对数运算计算出一帧6400个码片中的位置f再通过和运算得到功率能量，通过将数据平方后推导出最高
位的方法门限比较后逐位得到所需控制字二进制的数值即为agc控制字。
57.实施例
58.所示信号输入为－80dbm～0dbm，要满足80db的动态范围，第一级agc的动态范围为20db，可将起控点设置为-8dbm；第二级和第一级电路完全一样，动态范围20db，但其起控点将设置为-19dbm、三级为并联对数放大器，动态范围为40db，起控点设置为-38dbm。信号经过第一级agc后为：－68dbm～－8dbm；衰减3db：－71dbm～－11dbm；经过第二级agc后为：－59dbm～－19dbm；最后一级并联对数放大器后：-38dbm。实际级联agc对小信号的放大量并不是每级agc中放大器的增益之和。
59.由于电调衰减器控制电压是0到-3v的负电压，高速运算放大器将检波输出的正电压变为所需的负电压，同时提供放大倍数可调，便于调试，电调衰减器为正斜率的控制衰减，即随控制电压的增大其衰减增大，这样和固定增益放大器一起相当于构成了一个负斜率的可变增益放大器(控制电压越高，增益越低)，需要一个具有正斜率响应的检波电路(输入信号功率越高，检波输出电压越高)，设计一个差动放大电路，通过提供一个合适的基准电压，将其检波输出的负斜率响应变为正斜率响应。
60.每一级的输入不应超过有源器件的压缩点要求，防止信号失真，最好是留有充分的余量，在压缩点处回退6db～10db，以满足线性度的指标。放大器的输入信号不能超过其压缩点要求，第一级agc中的放大器选择要选压缩点高，线性度好的管子，在调试时可以通过对agc起控点的设置来满足此要求。本次设计在选用电调衰减器是用fet来实现电调衰减。
61.第三级采用多片串联级联对数放大器并联求和结构形式。如图3所示，该对数放大器，由于由两个限幅放大器串联级联而成，其求和是指把输入信号和。两级限幅器的输出进行求和把输入信号先进行放大(小信号进行低噪声放大)或缩小再送入串联级联对数放大器放大，为了使电路的快速响应，采取多通道并联工作方式。电路采用三通道单片串联级联对数放大器并联求和的方式。输入信号先经过三通道前置放大器放大，放大后的信号分别送入串联级联对放大器进行限幅放大，把经各限幅器的输出求和，求和结果为单片串联级联对数放大器的输出对数值，而后再把级联对数放大器的输出对数值通过大动态范围对数放大器的并联求和电路进行并联求和，只要电路中各前置放大器增益选择恰当，便会在电路并联求和输出端得到一个与输入成近似对数关系的输出信号，此输出信号实为经扩大了动态范围的对数放大器的输入信号对数值，这样大大提高电路的输入动态范围的能力。
62.如图4所示，所述串联级联对数放大器由三个前置放大器、三个单片串联级联对数放大器及并联求和电路以及输出电路组成。
63.第一片级联对数放大器由2个限幅放大器串联级联而成，第二片和第三片级联对数放大器均由5个限幅放大器串联级联，由于各通道前置放大器放大倍数分别为a-2
、a0和a5，其中，a表示各个前置放大器的增益，各个前置放大器的增益相同。使第一片串联级放大器的输出值等于第二片串联级联对数放大器的输入值，第二片串联级联放大器的输出值等于第三片串联级联放大器的输入值，各串联级联对数放大器首尾相连，实现了对数动态范围的连续性。
64.输入信号先经过三通道前置放大器放大，放大后的信号分别送入串联级联对放大器进行限幅放大，把经各限幅器的输出求和，求和结果为单片串联级联对数放大器的输出
对数值。然后再把级联对数放大器的输出对数值通过大动态范围对数放大器的并联求和电路进行并联求和，只要电路中各前置放大器增益选择恰当，便会在电路并联求和输出端得到一个与输入成近似对数关系的输出信号。此输出信号实为经扩大了动态范围的对数放大器的输入信号对数值，这样大大提高电路的输入动态范围的能力，三通道的这种并联求和结构，动态范围相对于单片级联对数放大器大大扩大，近2.5倍。
65.本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。