本发明涉及半导体存储装置、半导体存储装置的制作方法、半导体集成电路和半导体存储集成电路。
背景技术：
1、专利文献1公开了掩模rom。在该掩模rom中，为了抑制在基板内部产生的晶格缺陷并且容易地进行编码，减少为了rom的编码而离子注入的存储晶体管（memory transistor）的数量。
2、现有技术文献
3、专利文献
4、专利文献1：日本特开平7-249696号公报。
技术实现思路
1、发明要解决的课题
2、掩模rom大体上具有nand型和nor型。在nand型掩模rom中，通过离子注入，降低特定晶体管的阈值来制作耗尽型晶体管。在nor型掩模rom中，通过离子注入，提高特定晶体管的阈值来制作高阈值的增强型晶体管。在nor型掩模rom中，所选择的字线向存储晶体管的栅电极提供电压。读出电路感测该存储晶体管是两种状态（高阈值或低阈值）中的哪一种。
3、这些程序方式根据所注入的掺杂剂浓度而改变晶体管的电流特性。但是，所注入的掺杂剂有时由于在离子注入过程之后的制造过程中施加的热所引起的掺杂剂的扩散而重新配置。在nor型掩模rom中，该掺杂剂重新配置在从基板的内部向表面的方向上发生，使晶体管的电流特性变化。该特性变化有可能使读出电路弄错存储晶体管的编码内容。当在存储晶体管的编码中采用离子注入过程所引起的阈值偏移时，这样的可能性是不可避免的。
4、本发明的目的在于提供一种具有能够在不变更晶体管宽度的情况下提供多个电流特性中的任一个的构造的半导体存储装置、半导体存储装置的制作方法、包括电流源电路和偏压源的半导体集成电路、以及包括半导体集成电路和半导体存储装置的半导体存储集成电路。
5、用于解决课题的方案
6、本发明的第一方式的半导体存储装置包括：半导体区域，具有用于第一存储晶体管的第一有源区域、和用于沟槽隔离的多个凹陷；多个绝缘区域，分别设置在所述半导体区域的所述凹陷中；第一栅电极，沿第一方向延伸并通过所述第一有源区域上，所述第一方向是从所述绝缘区域中的彼此相邻的第一绝缘区域和第二绝缘区域中的一个向另一个；以及第一栅极绝缘膜，设置在所述第一栅电极和所述第一有源区域之间，所述半导体区域的所述第一有源区域设置在所述第一绝缘区域和所述第二绝缘区域之间，所述第一绝缘区域和所述第二绝缘区域中的至少一个具有邻接部分和远离部分，所述邻接部分在所述第一栅电极下与所述第一有源区域邻接，所述远离部分在所述第一栅电极下与所述邻接部分邻接，所述邻接部分设置在所述远离部分与所述第一有源区域之间，所述邻接部分具有比所述远离部分的厚度小的厚度，所述半导体区域具有设置在所述第一绝缘区域和所述第二绝缘区域之间的第一导电区域和第二导电区域，所述第一导电区域、所述第一有源区域和所述第二导电区域在与所述第一方向交叉的第二方向上排列。
7、根据第一方式的半导体存储装置，由于在第一栅电极下邻接部分具有比远离部分的厚度小的厚度，所以栅极绝缘膜和栅电极不仅沿第一有源区域的上表面设置，还沿第一有源区域的侧面设置。第一有源区域的侧面上的栅极绝缘膜和栅电极能够使得第一有源区域的侧面作为附加晶体管而动作，而不为了rom的编码进行离子注入。能够提供在不变更晶体管的宽度的情况下具有多个电流驱动能力的晶体管各自的构造。
8、在本发明的第二方式的半导体存储装置中，所述半导体区域还包括设置在所述第一绝缘区域和所述第二绝缘区域之间的、用于第二存储晶体管的第二有源区域，该半导体存储装置包括：第二栅电极，在所述第二有源区域上沿所述第一方向延伸并通过所述第二有源区域上；以及第二栅极绝缘膜，设置在所述第二栅电极和所述第二有源区域之间，所述半导体区域具有设置在所述第一绝缘区域和所述第二绝缘区域之间的第三导电区域，所述第一导电区域、所述第二导电区域和所述第三导电区域具有与所述第一有源区域的导电型不同的导电型，所述第二导电区域、所述第一有源区域、所述第一导电区域、所述第二有源区域和所述第三导电区域沿所述第二方向按顺序排列，所述第二导电区域和所述第三导电区域与基准电位线连接，所述第一导电区域由所述第一存储晶体管和所述第二存储晶体管共享，此外与金属布线层连接。
9、根据第二方式的半导体存储装置，第一存储晶体管和第二存储晶体管能够根据邻接部分的有无而示出以下三种电流特性，具体而言，示出基于单侧附加晶体管、两侧附加晶体管、或无附加晶体管的电流特性。
10、在本发明的第三方式的半导体存储装置中，在所述第一绝缘区域中，所述邻接部分具有比所述远离部分的厚度小的厚度，所述第二绝缘区域在所述第一栅电极下比所述第一绝缘区域的所述邻接部分厚。
11、根据第三方式的半导体存储装置，在第一绝缘区域中提供附加晶体管，并且第二绝缘区域具有比第一绝缘区域的邻接部分大的厚度。
12、在本发明的第四方式的半导体存储装置中，在所述第一绝缘区域和所述第二绝缘区域中的每一个中，所述邻接部分具有比所述远离部分的厚度小的厚度。
13、根据第四方式的半导体存储装置，在第一绝缘区域和第二绝缘区域中都提供附加晶体管。
14、在本发明的第五方式的半导体存储装置中，所述绝缘区域包括与所述第二绝缘区域相邻的第三绝缘区域，所述第一绝缘区域、所述第二绝缘区域和所述第三绝缘区域按顺序沿所述第一方向排列，所述半导体区域还包括用于第三存储晶体管的第三有源区域，所述第一栅电极沿所述第一方向延伸并通过所述第三有源区域上，该半导体存储装置还包括设置在所述第一栅电极与所述第三有源区域之间的第三栅极绝缘膜，所述第三绝缘区域具有邻接部分和远离部分，在所述第三绝缘区域中，所述邻接部分在所述第一栅电极下与所述第一有源区域邻接，所述远离部分在所述第一栅电极下与所述邻接部分邻接，所述邻接部分设置在所述远离部分与所述第一有源区域之间，在所述第一栅电极下，所述第三绝缘区域的所述邻接部分具有比所述第三绝缘区域的所述远离部分的厚度小的厚度，所述第二绝缘区域在所述第一栅电极下比所述第三绝缘区域的所述邻接部分厚。
15、根据第五方式的半导体存储装置，第三存储晶体管具有不是在第二绝缘区域中而是在第三绝缘区域中设置附加晶体管的构造。根据该构造，能够提供在第二存储晶体管和第三存储晶体管之间不设置邻接部分的构造。
16、在本发明的第六方式的半导体存储装置中，所述绝缘区域包括与所述第一绝缘区域相邻的第四绝缘区域，所述半导体区域还包括设置在所述第一绝缘区域和所述第四绝缘区域之间的用于第四存储晶体管的第四有源区域，所述第一栅电极沿所述第一方向延伸并通过所述第四有源区域上，该半导体存储装置还包括设置在所述第一栅电极与所述第四有源区域之间的第四栅极绝缘膜，所述第一绝缘区域在所述第一栅电极下具有与所述第四有源区域邻接的进一步的邻接部分，所述第一绝缘区域的所述远离部分在所述第一栅电极下设置在所述第一绝缘区域的所述邻接部分和所述进一步的邻接部分之间，所述进一步的邻接部分设置在所述远离部分与所述第四有源区域之间，在所述第一栅电极下，所述进一步的邻接部分具有比所述第一绝缘区域的所述远离部分的厚度小的厚度。
17、根据第六方式的半导体存储装置，与第一存储晶体管相邻的第四存储晶体管与第一存储晶体管共享与栅电极连接的字选择线。不管第一存储晶体管是否具有与第一绝缘区域相关的附加晶体管，第四存储晶体管都能够在第一绝缘区域中提供附加晶体管。
18、在本发明的第七方式的半导体存储装置中，所述邻接部分是在从所述第一导电区域和所述第二导电区域中的任一个向另一个的方向上横穿所述第一栅电极的构造、或从所述第一导电区域和所述第二导电区域中的任一个延伸而在所述第一栅电极的正下方终止的构造中的任一种。
19、根据第七方式的半导体存储装置，邻接部分能够设置在第一栅电极正下方的至少一部分中。邻接部分是在从第一存储晶体管的源极区域向漏极区域的方向上横穿第一栅电极的构造、或者从第一存储晶体管的源极区域延伸而在第一栅电极的正下方终止的构造中的任一种。
20、本发明的第八方式的半导体存储装置的制造方法包括：准备基板产品，所述基板产品具有半导体区域和多个绝缘区域，所述半导体区域具有用于沟槽隔离的多个凹陷，所述多个绝缘区域分别设置在所述半导体区域的所述凹陷中，其中，所述半导体区域具有设置在所述绝缘区域中的彼此相邻的第一绝缘区域和第二绝缘区域之间的有源区域；在所述基板产品的主面上形成具有开口的掩模；使用所述掩模来去除所述基板产品的所述绝缘区域的绝缘体；在去除了所述绝缘体之后，在所述有源区域中形成栅极绝缘膜；以及在形成了所述栅极绝缘膜之后，在所述绝缘区域和所述有源区域上形成栅电极，所述开口位于所述有源区域与所述第一绝缘区域的第一边界、以及所述有源区域与所述第二绝缘区域的第二边界中的至少任一个上，去除所述基板产品的所述绝缘体是指，在所述掩模的所述开口中部分地去除所述绝缘区域来使所述有源区域的侧面部分地露出，所述栅极绝缘膜设置在所述侧面上，所述栅电极在从所述第一绝缘区域和所述第二绝缘区域中的一个向另一个的方向上横穿所述有源区域，并且在所述侧面上的所述栅极绝缘膜上延伸。
21、根据第八方式的制造方法，由于使用开口而去除的绝缘区域的部分具有比从开口离开的绝缘区域的厚度小的厚度，所以栅极绝缘膜和栅电极不仅沿有源区域的上表面而且沿有源区域的侧面延伸，第一有源区域的侧面能够作为附加晶体管而动作。能够提供在不将用于变更阈值的离子注入应用于晶体管的情况下具有多个电流驱动能力的晶体管的构造。
22、在根据本发明的第九方式的半导体存储装置的制造方法中，所述掩模覆盖所述第二边界。
23、根据第九方式的制造方法，在有源区域的单侧设置有附加晶体管。
24、在根据本发明的第十方式的制造方法中，所述掩模的所述开口位于所述第一边界和所述第二边界上。
25、根据第十方式的制造方法，在有源区域的两侧设置有各自的附加晶体管。
26、本发明的第十一方式的半导体集成电路是包括电流源电路和偏压源的半导体集成电路，其中，所述电流源电路包括至少一个晶体管，所述晶体管包括：半导体区域，具有用于沟槽隔离的多个凹陷；多个绝缘区域，分别设置在所述半导体区域的所述凹陷中，包括彼此相邻的第一绝缘区域和第二绝缘区域；用于所述晶体管的有源区域，设置在所述第一绝缘区域和所述第二绝缘区域之间；栅电极，沿第一方向延伸并通过所述有源区域上，所述第一方向是从所述第一绝缘区域和所述第二绝缘区域中的一个向另一个；以及栅极绝缘膜，设置在所述栅电极和所述有源区域之间，所述第一绝缘区域和所述第二绝缘区域中的至少一个具有邻接部分和远离部分，所述邻接部分在所述栅电极下与所述有源区域邻接，所述邻接部分在所述栅电极下与所述远离部分邻接，所述邻接部分在所述栅电极下设置在所述远离部分和所述有源区域之间，所述邻接部分具有比所述远离部分的厚度小的厚度，所述半导体区域具有第一导电区域和第二导电区域，所述第一导电区域设置在所述第一绝缘区域和所述第二绝缘区域之间，所述第二导电区域设置在所述第一绝缘区域和所述第二绝缘区域之间，所述第一导电区域、所述有源区域和所述第二导电区域在与所述第一方向交叉的第二方向上排列，所述偏压源与所述栅电极连接，并且向所述栅电极提供电压。
27、根据第十一方式的半导体集成电路，晶体管能够根据邻接部分的有无，示出以下多个电流特性中的任一个，具体而言，示出单侧附加晶体管或者两侧附加晶体管的电流特性。
28、第十二方式的半导体存储集成电路包括：第十一方式所述的半导体集成电路；第一方式至第七方式中的任一方式所述的半导体存储装置；以及读出电路，其被构成为读出所述半导体存储装置的所述第一存储晶体管，所述读出电路被构成为与所述半导体存储装置连接，此外，将来自所述第一存储晶体管的电流与来自所述半导体集成电路的所述电流源电路的电流进行比较。
29、根据本发明的第十二方式的半导体存储集成电路，半导体存储装置的读出电路能够使用包括电流源电路的半导体集成电路来判定第一存储晶体管的电流特性的差。
30、发明效果
31、根据上述方式，目的在于提供一种具有能够在不变更晶体管宽度的情况下提供多个电流特性中的任一个的构造的半导体存储装置、半导体存储装置的制作方法、包括电流源电路和偏压源的半导体集成电路、以及包括半导体集成电路和半导体存储装置的半导体存储集成电路。