隔离上拉电路的制作方法

文档序号:32359238发布日期:2022-11-29 20:25阅读:82来源:国知局
隔离上拉电路的制作方法

1.本实用新型涉及电控技术领域,特别涉及隔离上拉电路。


背景技术:

2.现有技术中,当两个有独立电源的硬件系统互联时,一般都有信号互联。硬件上设计时,对于一些信号需要做上拉处理,特别是输出接口是od或者 oc门的电路,为了输出高电平,这个上拉是必须的。
3.如图1所示,分别是第一系统system_a、第二系统system_b,他们之间有第一系统system_a向第二系统system_b发送信号的第一信号线31、与第一信号线31反向的第二信号线32。其中第一系统system_a有自己的电源vcc_a,第二系统system_b有自己的电源vcc_b。由于第一系统system_a、第二系统system_b是两个独立的硬件系统,所以其上电一般都是不同步的,有时可能会是第一系统system_a先上电,而第二系统 system_b后上电。有时可能会是第二系统system_b先上电,而第一系统system_a后上电。
4.一般系统的电源会给到很多电器件供电,每个电器件对这个电源来说都是一个负载,如图2。简化处理可以将每个负载等效成一个电阻,vcc是这些负载的电源,而rl1~rln都是这个电源的负载。所以,vcc对gnd的阻抗等效就是rl1一直到rln所有负载的并联。因此往往vcc对gnd的阻抗比较小,能够达到欧姆级别甚至更小。当系统没有上电时,vcc没有电压,相当于vcc和gnd之间只有几欧姆阻抗。
5.如图1所示,当第一系统system_a先上电而第二系统system_b还没有上电时,此时vcc_b就是0v,而且对gnd可能只有几欧姆的阻抗。相当于第二信号线32通过电阻r4和一个几欧姆的电阻接到gnd。此时第二信号线32给到第一芯片u1的电压的等效电路已经变成如图3所示,其中rl 等效就是如图2所示vcc_b所有负载的并联的等效电阻,只有欧姆级别甚至更小。
6.一般芯片驱动电流只有几ma到十几ma级别,所以为了保证信号能正常输出低电平和高电平,上拉电阻选择一般都是从k欧姆级到几十k欧姆级别,因此图3中rl是欧姆级别的电阻相对于电阻r3、r4这种k欧姆级别以上的阻值几乎可以忽略。此时第二信号线32给到第一芯片u1的电压就是 vcc_a通过电阻r3、r4的分压,具体可通过公式v=vcc_a*r4/(r3+r4) 来计算。可见这个电压明显低于正常的电压,电阻r4阻值越小,根据上面公式,分给第一芯片u1的电压越低。当电阻r4足够小时,第二信号线32给到第一芯片u1的电压会低于芯片的低电压判决门限,此时第一芯片u1就会无法正确的收到高电平。举例来说,假设r4和r3相等,电压v此时只有vcc_a 的一半,第二信号线32在第一系统system_a内部虽然有电阻r3作为上拉,但是第一系统system_a却无法获得正常的高电平输入。
7.同理,当第二系统system_b先上电,而第一系统system_a还没上电时,给第二芯片u2的第一信号线31信号同样无法获得正常的高电平输入。
8.vih代表接口做输入时能够识别的高电压的最小值。当输入电压大于vih 时输入端能够正确识别输入高电平,输入电压与vih的差值叫做高电平的噪声裕量,代表输入电压
允许向下波动的范围。


技术实现要素:

9.因此,本发明提供一种隔离上拉电路,其能够解决上述问题。
10.为了解决上述技术问题,本实用新型提供了一种隔离上拉电路,其包括相互独立的第一系统system_a、第二系统system_b;第一系统 system_a包括能够收发电信号的第一芯片u1,第二系统system_b包括能够收发电信号的第二芯片u2;还包括信号线,信号线的两端分别与第一芯片u1、第二芯片u2连接;信号线的输出端连接有vcc,vcc、信号线的输出端之间串联有单向导电器件和电阻。
11.其中一个系统没有上电时,其输入给另外一个系统的信号能够正常输出高电平。
12.可选的,单向导电器件为二极管。
13.可选的,信号线3包括第一信号线31以及与信号线反向的第二信号线32;第一信号线31的输出端连接有vcc_a,vcc_a、第一信号线31的输出端之间串联有单向导电器件和电阻r3;第二信号线32的输出端连接有vcc_b, vcc_b、第二信号线32的输出端之间串联有单向导电器件和电阻r4。
14.第一系统system_a、第二系统system_b均能够系统能够获得正常的高电平输入。
15.可选的,信号线的输入端连接的vcc为ttl电平或cmos电平;所述电阻的电阻值为10k,所述二极管的型号为1n4148ws。
16.能够确保噪声裕量充足;同时第二系统system_b没有上电时不会造成信号线的输出端电压异常。
17.可选的,信号线的输入端连接的vcc为lvttl电平或lvcmos电平;单向导电器件为肖特基二极管。
18.能够确保噪声裕量充足。
19.可选的,所述肖特基二极管的型号为lrb751s-40t1g。
20.第二系统system_b没有上电时不会造成信号线3的输出端电压异常。
21.可选的,vcc_b包括可选的,nmos的场效应管q1为长电的cj0102。
22.能够提高可靠性。
23.可选的,vcc_b包括3.3v的vcc_3.3v_b;单向导电器件为pmos电路,所述pmos电路包括场效应管q1以及与场效应管q1连接的场效应管 q2,vcc_3.3v_b分别与场效应管q1、场效应管q2连接。
24.对于没有额外高电压的电路,也能够实现隔离上拉。
25.可选的,vcc_b包括两个可选的,场效应管q1、场效应管q2之间引出与信号线的输入端连接的电阻r5,场效应管q2接地。
26.能够进一步减小反向分压的影响。
27.本发明技术方案,具有如下优点:其中一个系统没有上电时,其输入给另外一个系统的信号能够正常输出高电平。能够确保噪声裕量充足;同时第二系统system_b没有上电时不会造成信号线的输出端电压异常。对于没有额外高电压的电路,也能够实现隔离上拉。
附图说明
28.图1是现有技术的两个独立系统互联的框图。
29.图2是现有技术的一般情况下,一个系统里的电源挂多个负载时对地的等效电路。
30.图3是图1中第一系统system_a上电而第二系统system_b没有上电时,第二信号线32的等效电路框图。
31.图4是第一实施例的,输出端增加单向导电器件的框图。
32.图5是图4中第一系统system_a上电而第二系统system_b没有上电时,第二信号线32的等效电路框图。
33.图6是cmos/ttl、lvcoms和lvttl电平标准示意图。
34.图7是第二实施例的,信号线3的输出端加二极管的隔离上拉的电路。
35.图8是第三实施例的,信号线3的输出端加肖特基二极管的隔离上拉的电路。
36.图9是第四实施例的,信号线3的输出端加nmos电路的隔离上拉的电路。
37.图10是第五实施例的,信号线3的输出端加pmos电路的隔离上拉的电路。
38.附图标记:
39.第一系统system_a;第二系统system_b;第一芯片u1;第二芯片 u2;信号线3;第一信号线31;第二信号线32;单向导电器件4。
具体实施方式
40.下面将对照附图对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
41.此外,下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
42.第一实施例。
43.第一实施例的隔离上拉电路,包括相互独立的第一系统system_a、第二系统system_b。相互独立是指,系统的上电独立;换言之,存在第一系统system_a先上电、第二系统system_b后上电,第一系统system_a 后上电、第二系统system_b先上电,第一系统system_a、第二系统 system_b同时上电三种情况。
44.第一系统system_a包括能够收发电信号的第一芯片u1,第二系统 system_b包括能够收发电信号的第二芯片u2。第一芯片u1、第二芯片u2 均为常规的芯片。
45.第一实施例的隔离上拉电路,还包括信号线3,信号线3的两端分别与第一芯片u1、第二芯片u2连接。
46.信号线3的输出端连接有vcc,vcc、信号线3的输出端之间串联有单向导电器件4和电阻。
47.作为具体的实施方式之一,单向导电器件4为二极管。
48.作为具体的实施方式之一,信号线3包括第一信号线31以及与第一信号线31反向的第二信号线32;第一信号线31的输出端连接有vcc_a,vcc_a、第一信号线31的输出端之间串联有单向导电器件4和电阻r1;第二信号线 32的输出端连接有vcc_b,vcc_b、第二信号线32的输出端之间串联有单向导电器件4和电阻r4。
49.当第一系统system_a先上电而第二系统system_b还没有上电时,第二信号线32的等效电路为如图5所示。这个等效电路和图3相比的区别是,第二信号线32到gnd之间存在单向导电器件4。由于单向导电器件4的单向导电性,二极管反向是不能导通的,第二信号线32到gnd是不通的。所以r4无法再和r3形成分压,第二信号线32给到第一系统system_a的电压仍还会是正常的vcc_a,从而能够获得正常的高电平输入。当第二系统 system_b正常上电后,如图4所示,此时单向导电器件4正向是可以导通的,所以vcc_b还是可以通过r4和单向导电器件4给第二信号线32提供一个高电平。当信号线3包括第一信号线31以及与第一信号线31反向的第二信号线32时,该过程也能够反向实现;第一系统system_a、第二系统system_b均能够系统能够正常地输出高电平。
50.第二实施例。
51.第二实施例的隔离上拉电路与第一实施例的不同之处在于,信号线3的输入端连接的vcc为ttl电平或cmos电平。图6给出了cmos/ttl、 lvcoms和lvttl电平标准示意图。由于二极管存在压降,会导致实际输出电压会比原有的电源电压低而导致电平无法被正确识别。因此在实际电路运用中,需要考虑实际电压值是否能够被正确识别。
52.如图7所示,信号线3的输入端连接ttl电平时,信号线3的输出端是 od门,通过10k电阻r4和二极管d2(单向导电器件4)上拉到5v(d2,r4 位置可以互换)。在第二系统system_b上电后,5v能够通过二极管d2和电阻r4提供正常上拉。二极管d2以diodes的1n4148ws为例,导通电压为0.6~0.7v。此时信号线3的输出端的电压为5-0.7=4.3v,因为vih=2v,所以噪声裕量为4.3v-2v=2.3v非常充足,换言之,能够确保噪声裕量充足。
53.如图7所示,信号线3的输入端连接cmos电平时,信号线3的输出端是od门,通过10k电阻r4和二极管d2上拉到5v(二极管d2,电阻r4位置可以互换)。在第二系统system_b上电后,5v能够通过二极管d2和电阻r4提供正常上拉。此时信号线3的输出端的电压为5-0.7=4.3v,因为 vih=5*0.7=3.5v,所以噪声裕量为4.3v-3.5v=0.8v还是比较充足的,换言之,能够确保噪声裕量充足。
54.当第二系统system_b没有上电时,由于1n4148ws的二极管d2即使在125度条件下反向漏电流也只有2ua(温度越高二极管反向漏电流越大,这里选最严苛条件,因为一般产品工作温度都不会达到125度),等效阻抗近似为5v/2ua=2.5mohm,远远大于所选电阻的10k阻值,所以几乎可以认为在等效处理(参照图5)后,几乎没有分压效果。因此,第二系统system_b没有上电时不会造成信号线3的输出端电压异常。
55.第三实施例。
56.第三实施例的隔离上拉电路,与第二实施例的不同之处在于,信号线3 的输入端连接的vcc为lvttl电平或lvcmos电平;单向导电器件4为肖特基二极管。图6给出了cmos/ttl、lvcoms和lvttl电平标准示意图
57.如图8所示,信号线3的输入端连接lvttl电平时,信号线3的输出端是od门,通过10k电阻r4和肖特基二极管d2上拉到3.3v(d2,r4位置可以互换)。在第二系统system_b上电后,3.3v能够通过肖特基二极管d2 和电阻r4提供正常上拉。肖特基二极管d2以lrc的lrb751s-40t1g为例,其导通电压约为0.3v。此时信号线3的输出端的电压为3.3-0.3=3v。因为 vih=2v所以噪声裕量为3v-2v=1v,较为充足,换言之,能够确保噪声裕量充足。
58.如图8所示,第一系统system_a的a输入接口是lvcmos电平时,信号线3的输出端是
q1的基级使pmos电路的场效应管q2导通。pmos电路的场效应管q2导通后能够将pmos电路的场效应管q1栅极拉低,保证vcc_3.3v_b能够通过pmos电路的场效应管q1和电阻r4提供正常上拉,而且不会有导通压降。此时信号线3的输出端的电压为标准的3.3v,噪声裕量最为充足。
68.场效应管q1、场效应管q2之间引出与信号线3的输入端连接的电阻r5,场效应管q2接地(即gnd)。当pmos电路的场效应管q2导通以后,电阻 r5一端通过pmos电路的场效应管q2接地,另一端接到信号线3的输入端,相当于给信号线3的输入端加了一个下拉电阻r5,这个电阻r5会和信号线3 的输入端的上拉电阻r4和r6产生分压效果。因为电阻r4和r6上拉电阻只有10k,所以这里电阻r5选择1mohm,使得分压效果几乎可以忽略。当第二系统system_b没有上电时,vcc_3.3v_b此时也没有电压,pmos电路的场效应管q2不导通。此时vcc_3.3v_a(即3.3v的vcc_a)的反向分压不存在;换言之,能够进一步减小反向分压的影响。
69.需要说明的是,pmos电路也会存在反向漏电流,以pmos电路的场效应管q1为ao的ao3401为例,根据其规格即使在24v条件下,其反向漏电流最大也只有5ua,根据前述的计算方法,可以近似认为其等效接近5mohm,几乎没有反向分压效果。另外,pmos电路的场效应管q1选择要求使其导通的vgs要小于vcc_3.3v_b,且vgs能承受的最大电压值要大于 vcc_3.3v_b。根据本例所选ao的ao3401的最大vgs电压为1.3v,这里 3.3v远大于1.3v,显然是可以满足要求的。而ao3401 vgs能够承受的最大电压是12v,目前还远远没有达到这个电压,可靠性较高。所以当pmos电路的场效应管q1的vgs电压选择能够满足pmos电路的场效应管q1导通要求时,pmos电路的场效应管q1也可以选择其他型号。
70.如在本实用新型中使用用语:第一、第二等,不表示任何顺序、量或重要性,仅是用于区分。
71.如在本实用新型中使用用语:一个、一种等,不表示数量的限制,而是表示至少一个提到的对象的存在。
72.显然,上述实施例仅仅是为清楚地说明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其他不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。
当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1