芯片封装结构的制作方法

1.本实用新型是关于半导体封装技术，特别是关于一种芯片封装结构。


背景技术：

2.声表面波滤波器是移动通讯终端产品的重要部件，原材料是采用压电晶体制作而成。声表面波滤波器利用压电材料上的声表面波的激发、传播与接收完成其滤波特性。随着移动终端的小型化、低成本化，对声表面波滤波器的封装要求也相应的提高了。
3.现有技术中，为了保证声表面波滤波器的封装精度，通常采用较为复杂的封装工艺对声表面波滤波器进行封装，且对声表面波滤波器的封装通常是单颗封装，封装效率低，封装成本高。
4.公开于该背景技术部分的信息仅仅旨在增加对本实用新型的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。


技术实现要素：

5.本实用新型的目的在于提供一种芯片封装结构，结构简单，多颗待封装芯片倒装于功能性基板上，且围堰的顶部表面与待封装芯片的第一表面相接触，使得待封装芯片的功能区完全位于围堰形成的空腔内，起到保护功能区的作用。
6.为实现上述目的，本实用新型的实施例提供了一种芯片封装方法，包括：提供一基板；提供待封装芯片，所述待封装芯片具有相对设置的第一表面和第二表面，所述第一表面形成有功能区以及与所述功能区耦合的焊垫；将多颗所述待封装芯片的第二表面与所述基板的表面粘合；提供一功能性基板，所述功能性基板具有第一表面，在所述第一表面上形成再布线层；在所述待封装芯片的第一表面和/或所述再布线层上形成若干围堰；在所述焊垫和/或所述再布线层上形成焊接凸起；对所述基板进行切割以形成待封装芯片单元，每个所述待封装芯片单元包括一颗或几颗待封装芯片；将所述待封装芯片单元的第一表面与所述功能性基板的第一表面对位压合，所述待封装芯片的焊垫与所述再布线层之间通过所述焊接凸起形成电连接，所述功能区位于所述围堰围成的空腔内。
7.在本实用新型的一个或多个实施方式中，在所述焊垫和/或所述再布线层上形成焊接凸起，包括：在每颗所述待封装芯片第一表面的焊垫上形成第一焊接凸起；且在所述再布线层上形成与所述再布线层电连接的第二焊接凸起；所述待封装芯片单元的第一表面与所述功能性基板的第一表面对位压合后，所述第一焊接凸起与所述第二焊接凸起之间电性连接。
8.在本发明的一个或多个实施方式中，所述焊接凸起可以位于所述围堰的内部；或所述焊接凸起可以位于所述围堰的外部。
9.在本实用新型的一个或多个实施方式中，该方法还包括：在所述功能性基板的第一表面上形成再布线层后，在所述再布线层上形成金属凸块。
10.在本实用新型的一个或多个实施方式中，该方法还包括：填充塑封材料对所述待封装芯片单元、所述基板以及所述再布线层进行塑封；在所述塑封材料上形成与所述再布线层的金属凸块电连接的外接导电柱。
11.在本实用新型的一个或多个实施方式中，在所述塑封材料上形成与所述再布线层的金属凸块电连接的外接导电柱，包括：于所述塑封材料上形成通孔，所述通孔暴露所述再布线层的金属凸块；于所述通孔内形成外接导电柱，所述外接导电柱电连接所述金属凸块并且，所述外接导电柱凸于所述塑封材料表面。
12.在本实用新型的一个或多个实施方式中，该方法还包括：剥离所述基板，暴露出所述再布线层的金属凸块。
13.在本实用新型的一个或多个实施方式中，将多颗所述待封装芯片的第二表面与所述基板的第一表面粘合，包括：在所述基板的第一表面采用晶圆级方式形成胶水层，所述待封装芯片的第二表面通过所述胶水层与所述基板的第一表面粘合。
14.在本实用新型的一个或多个实施方式中，通过直接采用干膜形成的胶水层来控制所述胶水层的厚度；或者，通过旋转涂覆方式控制所述胶水层的形成厚度。
15.本实用新型还提供了一种芯片封装结构，包括功能性基板和待封装芯片。
16.所述功能性基板具有第一表面，所述第一表面上形成有再布线层，所述再布线层上形成若干围堰；
17.所述待封装芯片具有相对设置的第一表面和第二表面，所述第一表面形成有功能区以及与所述功能区耦合的焊垫，所述待封装芯片的第一表面与所述功能性基板的第一表面对位压合，所述焊垫和所述再布线层形成电连接，所述围堰围设于所述待封装芯片的功能区外围，并与所述待封装芯片的第一表面围合以形成包围所述功能区的空腔。
18.在本实用新型的一个或多个实施方式中，所述芯片封装结构还包括塑封层和外接导电柱。
19.所述塑封层位于所述功能性基板设置有待封装芯片的一侧且包覆所述待封装芯片和所述再布线层设置；所述外接导电柱形成于所述塑封层内且与所述再布线层电连接，所述外接导电柱凸于所述塑封层表面设置。
20.在本发明的一个或多个实施方式中，所述焊接凸起位于所述围堰的内部。
21.在本发明的一个或多个实施方式中，所述焊接凸起位于所述围堰的外部。
22.在本实用新型的一个或多个实施方式中，所述再布线层为al层或cu层或ti层。
23.在本实用新型的一个或多个实施方式中，所述焊垫和所述再布线层之间通过设置焊接凸起形成电连接。
24.在本实用新型的一个或多个实施方式中，所述焊接凸起的材料可以为金、锡或者锡合金。
25.在本实用新型的一个或多个实施方式中，所述功能性基板的第一表面倒装有多颗所述待封装芯片。
26.与现有技术相比，本实用新型实施方式的芯片封装方法，其通过提供一临时基板，形成待封装芯片芯片的载体，可同时对多颗待封装芯片进行植球(形成焊接凸起)，切割后再进行与功能性基板的倒装焊封装，大大提升了封装效率。
27.本实用新型实施方式的芯片封装方法，其封装工艺简单，无需太多的封装设备，降
低了封装成本。
28.本实用新型实施方式的芯片封装结构，其结构简单，多颗待封装芯片倒装于功能性基板上，且围堰的顶部表面与待封装芯片的第一表面相接触，使得待封装芯片的功能区完全位于围堰形成的空腔内，起到保护功能区的作用。
附图说明
29.图1是本实用新型一实施方式的芯片封装方法的流程示意图；
30.图2～图18是本实用新型一实施方式的芯片封装过程的结构示意图；
31.图19是本实用新型一实施方式的芯片封装结构的结构示意图；
32.图20是本实用新型另一实施方式的芯片封装结构的结构示意图。
具体实施方式
33.下面结合附图，对本实用新型的具体实施方式进行详细描述，但应当理解本实用新型的保护范围并不受具体实施方式的限制。
34.除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
35.正如背景技术所言，现有技术中，为了保证声表面波滤波器的封装精度，通常采用较为复杂的封装工艺对声表面波滤波器进行封装，且对声表面波滤波器的封装通常是单颗封装，封装效率低，封装成本高。为了解决上述问题，本实用新型提供了一种芯片的封装方法和封装结构，能够实现对多颗声表面波滤波器进行同时封装，且封装工艺简单，提高了封装性能和封装效率，降低了封装成本。
36.如图1所示，本实用新型一实施方式提供了一种芯片封装方法，包括：提供一基板s1；提供待封装芯片s2，其中，待封装芯片具有相对设置的第一表面和第二表面，第一表面形成有功能区以及与所述功能区耦合的焊垫；将多颗待封装芯片的第二表面与基板的表面粘合s3；提供一功能性基板s4，功能性基板具有第一表面；在第一表面上形成再布线层s5；在待封装芯片的第一表面和/或再布线层上形成若干围堰s6；在焊垫和/或再布线层上形成焊接凸起s7；对基板进行切割以形成待封装芯片单元s8，其中，每个待封装芯片单元包括一颗或几颗待封装芯片；将待封装芯片单元的第一表面与功能性基板的第一表面对位压合s9，待封装芯片的焊垫与再布线层之间通过焊接凸起形成电连接，功能区位于围堰围成的空腔内。后续可再填充塑封材料对基板、待封装芯片单元以及再布线层进行塑封，并在塑封材料上形成与再布线层电连接的外接导电柱。或者，直接剥离基板，暴露出再布线层。
37.图2至图16为本实用新型一实施方式的过程的结构示意图，下面结合图2至图16，对本实用新型的芯片封装方法进行详细阐述。
38.首先，参考图2和图3所示，图2为晶圆100的俯视结构示意图，图3为单颗待封装芯片10在a-a1的剖视图。首先，提供一晶圆100，晶圆100包括若干呈行列排列的待封装芯片10和位于待封装芯片10之间的切割道区域11，沿切割道区域11对晶圆100进行切割，形成多个待封装芯片10。对晶圆100进行分割采用现有的切割工艺，在此不再赘述。
39.本实施例中，待封装芯片10为声表面波滤波器，待封装芯片10包括相对的第一表
面10a和第二表面10b，第一表面10a具有功能区101以及环绕功能区101设置且与功能区101耦合的焊垫102。焊垫102作为功能区101内器件与外部电路连接的输入和输出端。
40.在本实施例中，功能区101位于待封装芯片10的中间位置，焊垫102位于待封装芯片10的边缘位置，且呈环绕功能区101设置。在其他实施例中，焊垫102和功能区101的位置也可以根据布线要求灵活调整。
41.参考图4所示，提供基板20。本实施例中，基板20为辅助临时基板，在后续工艺中可以被剥除；也可以不剥除基板20，直接进行待封装芯片10的塑封。因此为了便于基板20的剥除，基板20的材质可以为玻璃或硅或陶瓷，但不限于此。玻璃或硅或陶瓷基板具有相对光滑的平面，使得其在后续的工艺中更加方便的被剥离。基板20的尺寸大于待封装芯片10的尺寸。基板20上形成有切割道区域，后续可沿切割道区域对基板20进行切割，以形成若干待封装芯片单元。
42.参考图5所示，将多颗待封装芯片10的第二表面10b与基板20的第一表面21粘合。具体执行步骤包括：在基板20的第一表面21采用晶圆级方式形成胶水层，待封装芯片10的第二表面10b通过胶水层与基板20的第一表面21粘合。为了控制胶水层的厚度，胶水层可以直接采用干膜；或者，可以通过旋转涂覆方式控制形成胶水层的黏胶的厚度。胶水层的材质可以为uv解胶胶带或热解胶胶带，可通过uv光照射的方式使uv解胶胶带或热解胶胶带失去粘性，后续若需要剥除基板20，即可以很方便的将基板20揭除。
43.参考图6所示，在每颗待封装芯片10的第一表面10a的焊垫102上形成第一焊接凸起103。第一焊接凸起103与焊垫102之间形成电连接，第一焊接凸起103用于与后续工艺中的部件形成电连接。第一焊接凸起103的形状为球形或椭圆形，第一焊接凸起103的形成工艺为植球工艺。第一焊接凸起103的材料可以为金、锡或者锡合金，所述锡合金可以为锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑等。
44.参考图7所示，对粘贴有多颗待封装芯片10的基板20沿其切割道区域进行切割以形成待封装芯片单元，每个待封装芯片单元包括一颗或几颗待封装芯片10。
45.参考图8所示，提供一功能性基板30，功能性基板30可以为透明基板，透明基板的材质优选为玻璃，但不限于此。功能性基板30的尺寸大于待封装芯片单元的尺寸。功能性基板30具有第一表面31。
46.参考图9所示，在功能性基板30的第一表面31上形成再布线层40。在一具体实施例中，再布线层40可以为金属层，金属层包括al层或cu层或ti层，金属层图案化后可形成再布线层40，在后续工艺中再布线层40与待封装芯片10的焊垫102之间形成电连接。形成再布线层40的方法或工艺有多种，因该工艺不是本技术的重点和创新点，本技术对此不做具体阐述，采用现有技术即可。再布线层40上可形成有金属凸块，金属凸块便于后续被暴露，以用于电连接外接导电柱或者外接电路板。
47.参考图10和图11所示，图10为设置有围堰41和第二焊接凸起42的功能性基板30的俯视结构示意图，图11为功能性基板30在b-b1的剖视图。在再布线层40上形成有若干围堰41以及第二焊接凸起42。围堰41为一环状中空结构，其中空腔的尺寸需大于或等于待封装芯片10上功能区101的尺寸。围堰41的材质可以为感光胶，感光胶可以为环氧树脂胶、聚酰亚胺胶、苯并环丁烯胶或聚苯并恶唑胶等，在本实施例中，围堰41的材质优选为环氧树脂。形成图案化的围堰41的具体过程为：形成覆盖功能性基板30表面再布线层40的环氧树脂
层，对环氧树脂层进行曝光和显影工艺，形成了本实施例的图案化的围堰41。于本实用新型的其他实施例中，围堰41的材质也可以是固化胶，根据感光胶或者固化胶的材料特性，可以通过丝网印刷工艺、光刻工艺或者点胶工艺的其中一种将感光胶或者固化胶形成于功能性基板30表面的再布线层40上，然后通过光刻制程或者固化制程形成图案化的围堰41。
48.第二焊接凸起42形成于围堰41的外围，用于与待封装芯片10表面的第一焊接凸起103形成电连接。第二焊接凸起42的形状同样为球形或椭圆形，第二焊接凸起42的形成工艺为植球工艺。第二焊接凸起42的材料可以为金、锡或者锡合金，所述锡合金可以为锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑等。
49.在其他实施例中，如图12～13所示，第二焊接凸起42还可以形成于围堰41的内部，同样用于与待封装芯片10表面的第一焊接凸起103形成电连接。
50.参考图14所示，将待封装芯片单元的第一表面10a与功能性基板30的第一表面31对位压合，待封装芯片10的焊垫102与再布线层40之间通过第一焊接凸起103和第二焊接凸起42形成电连接，功能区101位于围堰41围成的空腔内。第一焊接凸起103和第二焊接凸起42之间的焊接键合工艺可以采用共晶键合、超声热压、热压焊接、超声波压焊等。
51.在本实施例中，通过在待封装芯片10的焊垫102上形成第一焊接凸起103以及功能性基板30的再布线层40上形成第二焊接凸起42，且使得第一焊接凸起103和第二焊接凸起42的总高度与围堰41的高度一致，以使当待封装芯片单元倒装于功能性基板30上时，围堰41正好抵持于待封装芯片10和功能性基板30的表面，并与其形成保护功能区101的空腔。
52.在其他实施例中，可以仅在待封装芯片10的焊垫102或者仅在功能性基板30的再布线层40上形成一焊接凸起，该焊接凸起的高度与围堰41的高度保持一致，同样可以在待封装芯片单元倒装于功能性基板30上时，围堰41正好抵持于待封装芯片10和功能性基板30的表面，并与其形成保护功能区101的空腔。
53.在又一实施例中，围堰41还可以形成于待封装芯片10的第一表面10a上。
54.参考图15所示，填充塑封材料对待封装芯片10、基板20以及设有再布线层40的功能性基板30表面进行塑封，后固化塑封材料以形成塑封层50。塑封材料为树脂或防焊油墨材料，例如，环氧树脂或丙烯酸树脂。
55.形成塑封层50的作用为：一方面，形成的塑封层50起到保护待封装芯片10的作用，提高防水性能，形成防水优势；另一方面，塑封层50起到支撑待封装芯片10的作用，将待封装芯片10固定好以便于后续的电路连接，并且，在封装完成后，使得芯片不易损坏。采用塑封工艺(molding)形成塑封层50，塑封工艺采用转移方式或压合方式。
56.在上述实施例中，是直接将基板20一起进行塑封的。在其他实施例中，也可以将基板20先剥离，再对待封装芯片10以及功能性基板30和再布线层40进行塑封。
57.参考图16所示，在塑封层50内形成通孔51，通孔51底部暴露出再布线层40的表面(特别是暴露再布线层40上的金属凸块，图未示)。形成通孔51的目的在于，后续在通孔51内形成与金属凸块电连接的外接导电柱60，通过外接导电柱60使再布线层40与外部电路电连接，从而实现待封装芯片10与外部电路的电连接，使得封装后形成的封装结构能够投入实际应用中。
58.采用激光打孔工艺或刻蚀工艺形成通孔51。作为一个实施例，采用刻蚀工艺形成通孔51的工艺步骤包括：在塑封层50表面形成图形化的掩膜层，图形化的掩膜层内具有凹
槽，凹槽的位置和宽度对应于后续形成通孔51的位置和宽度；以图形化的掩膜层为掩膜，刻蚀塑封层50直至暴露出再布线层的表面，在塑封层50内形成暴露出再布线层表面的通孔51；去除图形化的掩膜层。
59.本实施例中，通过在塑封层50内形成通孔51的方式，实现待封装芯片10与外部电路电连接的目的，避免了在待封装芯片10内形成通孔带来的不良影响，提高了后续形成的封装结构的性能。
60.请参考图17所示，形成填充满通孔51的外接导电柱60，且外接导电柱60的顶部高于塑封层50的表面，以形成完整封装的芯片封装结构。
61.通过外接导电柱60使待封装芯片10与外部电路电连接，从而使待封装芯片10正常工作。外接导电柱60顶部表面形状为弧形。外接导电柱60的材料为导电金属和导电合金，包括金、锡或者锡合金，锡合金可以为锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑等。在塑封层50内形成外接导电柱60，外接导电柱60的顶部略高于塑封层50表面，即可使待封装芯片10与外部电路电连接，而外接导电柱60顶部略高于塑封层50表面，可减小后续形成的封装结构的整体厚度，有利于提高封装集成度。
62.在上述实施例中，外接导电柱60是通过先形成塑封层50，后在塑封层50上开设通孔51，在通孔51内形成的。
63.在其他实施例中，也可先在功能性基板30的再布线层40上相应位置形成外接导电柱60，再进行待封装芯片10的倒装并填充塑封材料，塑封材料不浸没外接导电柱60，以使待封装芯片10能通过外接导电柱60与外部其他部件形成电连接。
64.请参考图18所示，在另一实施例中，在待封装芯片单元倒装于功能性基板30上后，不填充塑封材料进行塑封，而是直接剥除基板20，暴露出再布线层40上的金属凸块，同样形成一完整封装的芯片封装结构。
65.请参考图19所示，本实用新型还提供了一种芯片封装结构，包括功能性基板30以及待封装芯片10。
66.功能性基板30具有第一表面31，第一表面31上形成有再布线层40，再布线层40上形成若干围堰41以及可与外部电连接的金属凸块43。
67.待封装芯片10具有相对设置的第一表面10a和第二表面10b，第一表面10a形成有功能区101以及与功能区101耦合的焊垫，待封装芯片10的第一表面10a与功能性基板30的第一表面31对位压合，焊垫102和再布线层40形成电连接，再布线层40暴露出待封装芯片10的功能区101，围堰41围设于待封装芯片10的功能区101外围，并与待封装芯片10的第一表面10a围合以形成包围功能区101的空腔。
68.请参考图20所示，本实用新型又提供了一种芯片封装结构，包括功能性基板30、待封装芯片10、塑封层50以及外接导电柱60。
69.功能性基板30具有第一表面31，第一表面31上形成有再布线层40，再布线层40上形成若干围堰41以及可与外部电连接的金属凸块43；
70.待封装芯片10具有相对设置的第一表面10a和第二表面10b，第一表面10a形成有功能区101以及与功能区101耦合的焊垫，待封装芯片10的第一表面10a与功能性基板30的第一表面31对位压合，焊垫102和再布线层40形成电连接，再布线层40暴露出待封装芯片10的功能区101，围堰41围设于待封装芯片10的功能区101外围，并与待封装芯片10的第一表
面10a围合以形成包围功能区101的空腔。
71.塑封层50位于功能性基板30设置有待封装芯片10的一侧且包覆待封装芯片10和再布线层40设置。
72.外接导电柱60形成于塑封层50内且与再布线层40上的金属凸块43电连接，外接导电柱60凸于塑封层50的表面设置。外接导电柱60的材料可以为金、锡或者锡合金。
73.在一具体实施例中，待封装芯片10的焊垫102上形成第一焊接凸起103，功能性基板30的再布线层40上形成第二焊接凸起42，待封装芯片10的焊垫102与再布线层40之间通过第一焊接凸起103和第二焊接凸起42形成电连接。
74.在其他实施例中，焊接凸起可以仅形成于待封装芯片10的焊垫102或者功能性基板30的再布线层40上。
75.进一步的，功能性基板30的第一表面31倒装有多颗待封装芯片10。
76.与现有技术相比，本实用新型实施方式的芯片封装方法，其通过提供一临时基板，形成待封装芯片芯片的载体，可同时对多颗待封装芯片进行植球(形成焊接凸起)，切割后再进行与功能性基板的倒装焊封装，大大提升了封装效率。
77.本实用新型实施方式的芯片封装方法，其封装工艺简单，无需太多的封装设备，降低了封装成本。
78.本实用新型实施方式的芯片封装结构，其结构简单，多颗待封装芯片倒装于功能性基板上，且围堰的顶部表面与待封装芯片的第一表面相接触，使得待封装芯片的功能区完全位于围堰形成的空腔内，起到保护功能区的作用。
79.本实用新型的各方面、实施例、特征及实例应视为在所有方面为说明性的且不打算限制本实用新型，本实用新型的范围仅由权利要求书界定。在不背离所主张的本实用新型的精神及范围的情况下，所属领域的技术人员将明了其它实施例、修改及使用。
80.在本技术案中标题及章节的使用不意味着限制本实用新型；每一章节可应用于本实用新型的任何方面、实施例或特征。
81.在本技术案通篇中，在将组合物描述为具有、包含或包括特定组份之处或者在将过程描述为具有、包含或包括特定过程步骤之处，预期本实用新型教示的组合物也基本上由所叙述组份组成或由所叙述组份组成，且本实用新型教示的过程也基本上由所叙述过程步骤组成或由所叙述过程步骤组组成。
82.在本技术案中，在将元件或组件称为包含于及/或选自所叙述元件或组件列表之处，应理解，所述元件或组件可为所叙述元件或组件中的任一者且可选自由所叙述元件或组件中的两者或两者以上组成的群组。此外，应理解，在不背离本实用新型教示的精神及范围的情况下，本文中所描述的组合物、设备或方法的元件及/或特征可以各种方式组合而无论本文中是明确说明还是隐含说明。
83.除非另外具体陈述，否则术语“包含”、“具有”的使用通常应理解为开放式的且不具限制性。
84.除非另外具体陈述，否则本文中单数的使用包含复数(且反之亦然)。此外，除非上下文另外清楚地规定，否则单数形式“一”及“所述”包含复数形式。另外，在术语“约”的使用在量值之前之处，除非另外具体陈述，否则本实用新型教示还包括特定量值本身。
85.应理解，各步骤的次序或执行特定动作的次序并非十分重要，只要本实用新型教
示保持可操作即可。此外，可同时进行两个或两个以上步骤或动作。
86.应理解，本实用新型的各图及说明已经简化以说明与对本实用新型的清楚理解有关的元件，而出于清晰性目的消除其它元件。然而，所属领域的技术人员将认识到，这些及其它元件可为合意的。然而，由于此类元件为此项技术中众所周知的，且由于其不促进对本实用新型的更好理解，因此本文中不提供对此类元件的论述。应了解，各图是出于图解说明性目的而呈现且不作为构造图式。所省略细节及修改或替代实施例在所属领域的技术人员的范围内。
87.可了解，在本实用新型的特定方面中，可由多个组件替换单个组件且可由单个组件替换多个组件以提供一元件或结构或者执行一或若干给定功能。除了在此替代将不操作以实践本实用新型的特定实施例之处以外，将此替代视为在本实用新型的范围内。
88.尽管已参考说明性实施例描述了本实用新型，但所属领域的技术人员将理解，在不背离本实用新型的精神及范围的情况下可做出各种其它改变、省略及/或添加且可用实质等效物替代所述实施例的元件。另外，可在不背离本实用新型的范围的情况下做出许多修改以使特定情形或材料适应本实用新型的教示。因此，本文并不打算将本实用新型限制于用于执行本实用新型的所揭示特定实施例，而是打算使本实用新型将包含归属于所附权利要求书的范围内的所有实施例。此外，除非具体陈述，否则术语第一、第二等的任何使用不表示任何次序或重要性，而是使用术语第一、第二等来区分一个元素与另一元素。