一种锁相环电路、本地振荡器及电子设备的制作方法

1.本技术属于电子电路技术领域，尤其涉及一种锁相环电路、本地振荡器及电子设备。


背景技术：

2.锁相环电路常用于本地时钟产生环路，它产生数倍于时钟的频率，传统的锁相环电路架构如图1所示，包含鉴频鉴相器(pfd)、电荷泵(cp)、环路滤波器(lf)、反馈分频器(div)和压控振荡器(vco)。然而，实际锁相环从鉴频到鉴相整个过程中，会消耗太多的时间，别的模块还需要留出锁相环锁定时间。因此，如何缩减锁相环的锁定时间，是本领域技术人员亟需解决的技术问题。


技术实现要素：

3.有鉴于此，本技术实施例提供了一种缩减锁相环锁定时间的方法、锁相环电路、本地振荡器及电子设备，以解决现有技术中锁相环锁定时间过长的问题。
4.第一方面，本技术实施例提供一种锁相环电路，包括：
5.初始锁相环路、相位快锁环路和频率快锁环路；
6.所述初始锁相环路包括依次连接的鉴频鉴相器pfd、电荷泵cp、环路滤波器lf、压控振荡器vco和反馈分频器div；
7.所述相位快锁环路的第一输入端连接于鉴频鉴相器pfd的参考时钟输入端，所述相位快锁环路的第二输入端用于接收外部输入的相位快锁控制信号；所述相位快锁环路的输出端连接于压控振荡器vco的相位快锁端；
8.所述频率快锁环路的输入端用于接收外部输入的频率段设定参数；所述频率快锁环路的输出端连接于环路滤波器lf的频率快锁端。
9.一种可能的实现方式中，所述相位快锁环路包括：延迟单元、第一与门和第二与门；
10.所述延迟单元的输入端为所述相位快锁环路的第一输入端，所述延迟单元的输出端连接于所述第一与门的第一输入端；
11.所述第一与门的第二输入端连接于所述延迟单元的输入端，所述第一与门的输出端连接于所述第二与门的第一输入端；
12.所述第二与门的第二输入端为所述相位快锁环路的第二输入端，所述第二与门的输出端为所述相位快锁环路的输出端。
13.一种可能的实现方式中，所述频率快锁环路包括：数模转换器dac和输出缓冲器buffer；
14.所述数模转换器dac的输入端为所述频率快锁环路的输入端，所述数模转换器dac的输出端连接于所述输出缓冲器buffer的正输入端；
15.所述输出缓冲器buffer的负输入端与其输出端连接，所述输出缓冲器buffer的输
出端为所述频率快锁环路的输出端。
16.本技术第一方面实施例的锁相环电路，在初始锁相环路的基础上增加了相位快锁环路和频率快锁环路，频率快锁环路使得锁相环路可以快速锁定时钟频率，相位快锁环路使得锁相环路可以快速锁定时钟相位，从而减少锁定时间。
17.第二方面，本技术实施例提供一种缩减锁相环锁定时间的方法，应用第一方面所述的锁相环电路，所述方法包括：
18.频率快锁环路接收外部输入的频率段设定参数，以使初始锁相环路在启动过程中快速锁定相应的频率段，在初始锁相环路锁定在相应的频率段之后，频率快锁环路断开与环路滤波器lf的连接；
19.相位快锁环路在初始锁相环路锁定在相应的频率段之后，根据外部输入的相位快锁控制信号进入相位快锁阶段；在相位快锁阶段中，相位快锁环路将参考时钟的上升边沿注入到压控振荡器vco，使得初始锁相环路快速进行相位锁定。
20.一种可能的实现方式中，所述频率快锁环路接收外部输入的频率段设定参数，以使初始锁相环路在启动过程中快速锁定相应的频率段，包括：
21.所述数模转换器dac根据外部输入的频率段设定参数将自身设定在相应的频率段，以使初始锁相环路在启动过程中快速锁定相应的频率段。
22.一种可能的实现方式中，所述在初始锁相环路锁定在相应的频率段之后，频率快锁环路断开与环路滤波器lf的连接，包括：
23.在初始锁相环路锁定在相应的频率段之后，输出缓冲器buffer设为高电阻状态，使得频率快锁环路断开与环路滤波器lf的连接。
24.第三方面，本技术实施例提供一种本地振荡器，该本地振荡器包括第一方面的锁相环电路。
25.一种可能的实现方式中，该本地振荡器还包括依次连接的第一控制开关、分频器和第二控制开关；所述第二控制开关的输出端连接于所述锁相环电路的参考信号输入端；
26.所述第一控制开关，用于切换接入的外部片内振荡器或片外时钟；
27.所述第二控制开关，用于控制所述第一控制开关过来的时钟信号是通过分频器还是直通所述锁相环电路。
28.一种可能的实现方式中，所述分频器采用二分频器。
29.本技术第三方面实施例的本地振荡器，在初始锁相环路的基础上增加了相位快锁环路和频率快锁环路，频率快锁环路使得锁相环路可以快速锁定时钟频率，相位快锁环路使得锁相环路可以快速锁定时钟相位，从而减少锁定时间。
30.第四方面，本技术实施例提供一种电子设备，该电子设备包括第三方面的本地振荡器。
31.本技术第四方面实施例的电子设备，在初始锁相环路的基础上增加了相位快锁环路和频率快锁环路，频率快锁环路使得锁相环路可以快速锁定时钟频率，相位快锁环路使得锁相环路可以快速锁定时钟相位，从而减少锁定时间。
附图说明
32.通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通
技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本技术的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
33.附图1示出了现有的一种锁相环路的示意图；
34.附图2示出了本技术的一种锁相环电路的示意图；
35.附图3示出了本技术的一种电荷泵cp、环路滤波器lf和压控振荡器vco的电路图；
36.附图4示出了本技术的一种缩减锁相环锁定时间的方法的流程图；
37.附图5示出了本技术的一种本地振荡器的示意图；
38.附图6示出了本技术的一种片内振荡器的电路图。
具体实施方式
39.下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
40.如图2所示，本技术实施例提供的一种锁相环电路10，包括：初始锁相环路、相位快锁环路100和频率快锁环路200。
41.具体的，初始锁相环路包括依次连接的鉴频鉴相器pfd、电荷泵cp、环路滤波器lf、压控振荡器vco和反馈分频器div。
42.初始锁相环路与图1所示现有的锁相环路相同，本技术是在初始锁相环路上增加了相位快锁环路100和频率快锁环路200，下面进行详细介绍。
43.相位快锁环路100的第一输入端101连接于鉴频鉴相器pfd的参考时钟输入端，相位快锁环路100的第二输入端102用于接收外部输入的相位快锁控制信号lk，该相位快锁控制信号lk可以控制相位快锁环路100根据实际需求工作或者不工作，工作时可以使初始锁相环路进行快速相位锁定阶段，不工作时与初始锁相环路断开。相位快锁环路100的输出端103连接于压控振荡器vco的相位快锁端pl。相位快锁环路100可以通过该相位快锁端pl，利用注入锁定的方式，将参考时钟的上升边沿入到压控振荡器vco，使得初始锁相环路快速进行相位锁定。
44.频率快锁环路200的输入端201用于接收外部输入的频率段设定参数。频率快锁环路200的输出端202连接于环路滤波器lf的频率快锁端fl。
45.值得一提的是，可以预先根据实际需求将压控振荡器vco的电压频率转换曲线按照频率范围分为2至4个等分，或者更多等分，每个等分为一个频率段，这样可以设置频率快锁环路200的频率锁定范围，从而有利于快速锁定频率。例如，参考时钟的频率为100hz，若将频率快锁环路200频率锁定范围预先设置为90-110hz，则频率快锁环路200可以通过频率快锁端fl帮助初始锁相环路快速将频率锁定在100hz。
46.本技术的提供的上述锁相环电路，具体工作过程如下：
47.频率快锁环路200接收外部输入的频率段设定参数，以使初始锁相环路在启动过程中快速锁定相应的频率段，在初始锁相环路锁定在相应的频率段之后，频率快锁环路200断开与环路滤波器lf的连接。
48.相位快锁环路100在初始锁相环路锁定在相应的频率段之后，根据外部输入的相
位快锁控制信号lk进入相位快锁阶段。在相位快锁阶段中，相位快锁环路100将参考时钟的上升边沿注入到压控振荡器vco，使得初始锁相环路快速进行相位锁定。
49.请参考图3，其示出了本技术一些实施方式提供的电荷泵cp、环路滤波器lf和压控振荡器vco的电路图。如图3所示，本技术中将电荷泵cp、环路滤波器lf和压控振荡器vco整体设计成一个模块，使得电路设计方面更容易实现。
50.具体的，如图2和图3中，电荷泵cp的电流导通时间受鉴频鉴相器pfd输出的dp和dn控制，而电荷泵cp的电流是镜像电流阵列产生的icp，可以通过修改icp而实现修改电荷泵cp的电流。相位快锁端pl是相位快锁环路100接入的位置，而频率快锁端fl是频率快琐环路200接入的位置。
51.根据本技术的一些实施方式中，如图2所示，相位快锁环路100可以包括：延迟单元110、第一与门120和第二与门130。
52.延迟单元110的输入端为相位快锁环路的第一输入端101，延迟单元110的输出端连接于第一与门120的第一输入端。
53.第一与门120的第二输入端连接于延迟单元110的输入端，第一与门120的输出端连接于第二与门130的第一输入端。
54.第二与门130的第二输入端为相位快锁环路的第二输入端102，第二与门130的输出端为相位快锁环路的输出端103。
55.具体的，参考时钟一路进入延迟单元110使其产生一定的延迟后进入第一与门120，参考时钟的另一路直接进入第一与门120，经过延迟的参考时钟与未经过延迟的参考时钟相与后进入第二与门130，在第二与门130与相位快锁控制信号lk相与后通过相位快锁端pl，利用注入锁定的方式，将参考时钟的上升边沿入到压控振荡器vco。
56.根据本技术的一些实施方式中，如图2所示，频率快锁环路200可以包括：数模转换器dac 210和输出缓冲器buffer 220；
57.数模转换器210的输入端为频率快锁环路200的输入端201，数模转换器210的输出端连接于输出缓冲器220的正输入端；
58.输出缓冲器220的负输入端与其输出端连接，输出缓冲器220的输出端为频率快锁环路200的输出端202。
59.具体的，数模转换器210可以采用4bit的数模转换器dac，数模转换器210根据外部输入的频率段设定参数将自身设定在相应的频率段，以使初始锁相环路在启动过程中快速锁定相应的频率段。在初始锁相环路锁定在相应的频率段之后，输出缓冲器220设为高电阻状态，使得频率快锁环路200断开与环路滤波器lf的连接。
60.本技术实施例的锁相环电路，在初始锁相环路的基础上增加了相位快锁环路和频率快锁环路，频率快锁环路使得锁相环路可以快速锁定时钟频率，相位快锁环路使得锁相环路可以快速锁定时钟相位，从而减少锁相环路的锁定时间。
61.基于上述实施例的锁相环电路，本技术实施例还提供一种缩减锁相环锁定时间的方法，如图4所示，该方法包括以下步骤：
62.s101、频率快锁环路接收外部输入的频率段设定参数，以使初始锁相环路在启动过程中快速锁定相应的频率段，在初始锁相环路锁定在相应的频率段之后，频率快锁环路断开与环路滤波器lf的连接；
63.s102、相位快锁环路在初始锁相环路锁定在相应的频率段之后，根据外部输入的相位快锁控制信号进入相位快锁阶段；在相位快锁阶段中，相位快锁环路将参考时钟的上升边沿注入到压控振荡器vco，使得初始锁相环路快速进行相位锁定。
64.一种可能的实现方式中，步骤s101中，频率快锁环路接收外部输入的频率段设定参数，以使初始锁相环路在启动过程中快速锁定相应的频率段，具体包括：
65.数模转换器dac根据外部输入的频率段设定参数将自身设定在相应的频率段，以使初始锁相环路在启动过程中快速锁定相应的频率段。
66.一种可能的实现方式中，步骤s101中，在初始锁相环路锁定在相应的频率段之后，频率快锁环路断开与环路滤波器lf的连接，具体包括：
67.在初始锁相环路锁定在相应的频率段之后，输出缓冲器buffer设为高电阻状态，使得频率快锁环路断开与环路滤波器lf的连接。
68.本技术实施例的缩减锁相环锁定时间的方法，在初始锁相环路的基础上增加了相位快锁环路和频率快锁环路，频率快锁环路使得锁相环路可以快速锁定时钟频率，相位快锁环路使得锁相环路可以快速锁定时钟相位，从而减少锁相环路的锁定时间。
69.本技术实施例提供一种本地振荡器，该本地振荡器包括上述实施例的锁相环电路10。可见，本技术基于锁相环电路10还设计了一个完整本地振荡产生环路，也就是该本地振荡器。
70.根据本技术的一些实现方式中，如图5所示，该本地振荡器还包括依次连接的第一控制开关20、分频器30和第二控制开关40；所述第二控制开关40的输出端连接于所述锁相环电路10的参考信号输入端。
71.所述第一控制开关20，用于切换接入的外部片内振荡器或片外时钟，可以采用2路选通器mux。
72.所述第二控制开关40，用于控制所述第一控制开关20过来的时钟信号是通过分频器30还是直通所述锁相环电路10，可以采用2路选通器mux。
73.根据本技术的一些实现方式中，所述分频器采用二分频器。当然好可以是三分频器或四分频器，本技术对此不做限定。
74.如图6所示为一种片内振荡器的电路图，本技术的本地振荡产生环路中采用如图6所示的片内振荡器，该片内振荡器的偏置主要由图6中所示的器件m1、m2和r1决定。
75.由相关技术可以得知，图6中的电流i1和电阻r1呈倒平方关系，因此可以设置r1为可控制电阻阵列来实现电流i1的调节。片内振荡器的核心电路是由比较器形式的振荡器构成，该振荡器的频率fre为：
[0076][0077][0078]
其中，vref为参考电压，i为振荡器的核心电路的电流。vref电压是比较器参考电压，该参考电压受r2的电阻阵列控制。
[0079]
本技术实施例的本地振荡器，在初始锁相环路的基础上增加了相位快锁环路和频率快锁环路，频率快锁环路使得锁相环路可以快速锁定时钟频率，相位快锁环路使得锁相
环路可以快速锁定时钟相位，从而减少锁定时间。
[0080]
本技术实施例还提供一种电子设备，该电子设备包括上述实施例的本地振荡器。该电子设备可以为采用本地振荡器的任何电子设备，例如通信设备。
[0081]
本技术实施例的电子设备，在初始锁相环路的基础上增加了相位快锁环路和频率快锁环路，频率快锁环路使得锁相环路可以快速锁定时钟频率，相位快锁环路使得锁相环路可以快速锁定时钟相位，从而减少锁定时间。
[0082]
需要说明的是：
[0083]
在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本技术的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
[0084]
类似地，应当理解，为了精简本技术并帮助理解各个申请方面中的一个或多个，在上面对本技术的示例性实施例的描述中，本技术的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本技术要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，申请方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本技术的单独实施例。
[0085]
本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。
[0086]
此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本技术的范围之内并且形成不同的实施例。例如，在下面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。
[0087]
本技术的各个部件实施例可以以硬件实现，或者以在一个或者多个处理器上运行的软件模块实现，或者以它们的组合实现。本领域的技术人员应当理解，可以在实践中使用微处理器或者数字信号处理器(dsp)来实现根据本技术实施例的虚拟机的创建装置中的一些或者全部部件的一些或者全部功能。本技术还可以实现为用于执行这里所描述的方法的一部分或者全部的设备或者装置程序(例如，计算机程序和计算机程序产品)。这样的实现本技术的程序可以存储在计算机可读介质上，或者可以具有一个或者多个信号的形式。这样的信号可以从因特网网站上下载得到，或者在载体信号上提供，或者以任何其他形式提供。
[0088]
应该注意的是上述实施例对本技术进行说明而不是对本技术进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，
不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本技术可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
[0089]
以上所述，仅为本技术较佳的具体实施方式，但本技术的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本技术揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本技术的保护范围之内。因此，本技术的保护范围应以所述权利要求的保护范围为准。