芯片封装单元及由其所堆叠形成的封装结构的制作方法

1.本实用新型涉及一种封装结构，尤指一种芯片封装单元及由其所堆叠形成的封装结构。


背景技术：

2.在现有的芯片封装结构中，具有一种通过硅穿孔(tsv，through silicon via)的技艺使芯片封装结构的表面能电性连接至芯片封装结构的背面(即相对于表面)的双层芯片封装结构，以实现芯片封装结构中的芯片得通过芯片封装结构的表面或背面来对外电性连接。
3.但是，上述现有的芯片封装结构必须在芯片封装结构的表面往背面贯穿出一硅穿孔，以在该硅穿孔内设有与芯片封装结构中芯片电性连接的连接线路，以此实现芯片得通过芯片封装结构的表面或背面来对外电性连接的功效，然而，该硅穿孔的构成造成了制造端的制程增加，且芯片封装结构一般具有金属的结构层而硬度较硬，这使得该硅穿孔的构成需耗费较多能源，不利于制造端降低成本。此外，构成该硅穿孔亦可能损伤芯片封装结构内部线路的风险，使得内部线路的设计需要重新规划，而增加了制造端的成本。
4.因此，一种有效地解决现有芯片封装结构的硅穿孔的构成造成了制造端的制程增加及能源耗费的问题，且不需要重新规划芯片封装结构内部线路的芯片封装单元及其制造方法及由其所堆叠形成的封装结构，为目前相关产业的迫切期待。


技术实现要素：

5.本实用新型的主要目的在于提供一种芯片封装单元及由其所堆叠形成的封装结构，其中该芯片封装单元中的一软质电路板的至少一第一连接垫、至少一第二连接垫与至少一第三连接垫彼此之间能通过该软质电路板的电路而互相电性连接，其中一芯片的一正面上所设的至少一晶垫是先与该软质电路板的每一该第一连接垫电性连接，再通过该软质电路板的每一该第二连接垫或每一该第三连接垫以进一步与外部电性连接，实现了该芯片封装单元中的该芯片得通过该表面或该背面来对外电性连接的功效，有效地解决现有芯片封装结构的硅穿孔的构成造成了制造端的制程增加及能源耗费的问题，且不需要重新规划芯片封装结构内部线路。
6.为达成上述目的，本实用新型提供一种芯片封装单元，该芯片封装单元包含有一芯片及一软质电路板；该芯片具有一正面、一背面及一侧边，该正面上设有至少一晶垫(die pad)，该背面是相对于该正面，该侧边是介于该正面与该背面之间；该软质电路板内部设有预先设计的电路，该软质电路板是以截面弯折成c型形状地夹设在该芯片外部，且该软质电路板具有一第一表面及一相对于该第一表面的第二表面，该第一表面是贴覆在该芯片的该正面、该侧边及该背面上，且该第一表面上设有至少一第一连接垫供分别对应于该芯片的该至少一晶垫，使得该软质电路板的电路能通过该至少一第一连接垫以与该至少一晶垫电性连接，其中该第二表面具有至少一第二连接垫及至少一第三连接垫，该至少一第二连接
垫是相对于该芯片的该背面，该至少一第三连接垫是相对于该芯片的该正面，其中该软质电路板的该至少一第一连接垫、该至少一第二连接垫与该至少一第三连接垫彼此之间能通过该软质电路板的电路而互相电性连接；其中该芯片的该正面上所设的该至少一晶垫是先与该软质电路板的该至少一第一连接垫电性连接，再通过该软质电路板的该至少一第二连接垫或该至少一第三连接垫以进一步与外部电性连接，达成制程简化及节省能源，以利于制造端降低成本。
7.在本实用新型一较佳实施例中，该至少一晶垫与每一该连接垫之间进一步包含有一保护层。
8.本实用新型更提供一种由芯片封装单元所堆叠形成的封装结构，该封装结构包含至少两个芯片封装单元、至少一连接线路及至少一绝缘层；其中每一该芯片封装单元是形成一上一下的对应关系而堆叠在一起；其中该至少一连接线路是设于上方的每一该芯片封装单元及下方的每一该芯片封装单元之间，并与上方的每一该芯片封装单元的该至少一第二连接垫及下方的每一该芯片封装单元的该至少一第三连接垫电性连接，以供上方的每一该芯片封装单元与下方的每一该芯片封装单元能通过该至少一连接线路而互相电性连接；其中该至少一绝缘层是包覆每一该芯片封装单元及该至少一连接线路并填满该封装结构的空隙，且该至少一绝缘层具有至少一上开口及至少一下开口，该至少一上开口是供每一该芯片封装单元中最上方的该芯片封装单元的该至少一第三连接垫对外露出，该至少一下开口是供每一该芯片封装单元中最下方的该芯片封装单元的该至少一第二连接垫对外露出，其中每一该芯片封装单元能通过该至少一绝缘层的该至少一上开口或该至少一下开口以对外电性连接，以利于芯片封装产品体积能缩小化且降低制造端成本。
9.在本实用新型一较佳实施例中，其中该至少一绝缘层的该至少一下开口上进一步设有一锡球，每一该芯片封装单元能通过该锡球以对外电性连接。
10.在本实用新型一较佳实施例中，其中该封装结构进一步通过该至少一下开口中的该至少一第二连接垫以与一电路板(pcb)电性连接。
附图说明
11.图1为本实用新型的芯片封装单元的侧面剖视的平面示意图。
12.图2为本实用新型的芯片的侧面剖视的平面示意图。
13.图3为本实用新型的软质电路板的侧面剖视的平面示意图。
14.图4为图1的分解示意图。
15.图5为本实用新型的封装结构的侧面剖视的平面示意图。
16.图6为本实用新型的封装结构具有三个芯片封装单元的侧面剖视的平面示意图。
17.附图标记说明：1-封装结构；1a-芯片封装单元；10-芯片；10a-正面；10b-背面；10c-侧面；11-晶垫；12-保护层；20-软质电路板；20a-第一表面；20b-第二表面；21-第一连接垫；22-第二连接垫；22-第三连接垫；30-连接线路；40-绝缘层；41-上开口；42-下开口；50-锡球；2-电路板。
具体实施方式
18.配合图示，将本实用新型的结构及其技术特征详述如下，其中各图示只用以说明
本实用新型的结构关系及相关功能，因此各图示中各元件的尺寸并非依实际比例画制且非用以限制本实用新型。
19.参考图1及图4，本实用新型提供一种芯片封装单元1a，该芯片封装单元1a包含一芯片10及一软质电路板(fpc，flexible printed circuit)20。
20.该芯片10具有一正面10a、一背面10b及一侧边10c，该正面10a上设有至少一晶垫11(die pad)，该背面10b是相对于该正面10a，该侧边10是介于该正面10a与该背面10b之间如图2所示；其中在图1所示的实施例中，本实用新型的该晶垫11的数量为两个但不限制。
21.该软质电路板20内部设有预先设计的电路，该软质电路板20是以截面弯折成c型形状地夹设在该芯片10外部如图1所示，且该软质电路板20具有一第一表面20a及一相对于该第一表面20a的第二表面20b如图3所示，该第一表面20a是贴覆在该芯片10的该正面10a、该侧边10c及该背面10b上如图1所示，且该第一表面20a上设有至少一第一连接垫21供分别对应于该芯片10的该至少一晶垫11，使得该软质电路板20的电路能通过该至少一第一连接垫21以与该至少一晶垫11电性连接如图1所示；其中该第二表面20b具有至少一第二连接垫22及至少一第三连接垫23，该至少一第二连接垫22是相对于该芯片10的该背面10b，该至少一第三连接垫23是相对于该芯片10的该正面10a如图1所示；其中该软质电路板20的该至少一第一连接垫21、该至少一第二连接垫22与该至少一第三连接垫23彼此之间能通过该软质电路板20的电路而互相电性连接；其中在图1所示的实施例中，本实用新型的该第一连接垫21、该第二连接垫22及该第三连接垫23的数量皆为两个但不限制。
22.该芯片10的该正面10a上所设的该至少一晶垫11是先与该软质电路板20的该至少一第一连接垫21电性连接，再通过该软质电路板20的该至少一第二连接垫22或该至少一第三连接垫23以进一步与外部电性连接如图1所示。
23.其中，该至少一晶垫11与该至少一第一连接垫21之间进一步包含有一保护层12但不限制如图1所示，以利于增加产品的良率提升。
24.参考图1至图4，为清楚说明本实用新型的芯片封装单元的结构，将任一芯片封装单元的优选制造方法说明如下，但不限于下述方法过程，其包含下列步骤：
25.步骤s1：提供一芯片10，该芯片10具有一正面10a、一背面10b及一侧边10c，该正面10a上设有至少一晶垫11(die pad)，该背面10b是相对于该正面10a，该侧边10是介于该正面10a与该背面10b之间如图2所示。
26.步骤s2：提供一软质电路板20，该软质电路板20内部设有预先设计的电路，且该软质电路板20具有一第一表面20a及一相对于该第一表面20a的第二表面20b如图3所示，该第一表面20a上设有至少一第一连接垫21供分别对应于该芯片10的该至少一晶垫11如图1所示，该第二表面20b具有至少一第二连接垫22及至少一第三连接垫23如图3所示，其中该软质电路板20的该至少一第一连接垫21、该至少一第二连接垫22与该至少一第三连接垫23彼此之间能通过该软质电路板20的电路而互相电性连接。
27.步骤s3：使该软质电路板20截面弯折成c型形状地夹设在该芯片10外部如图4所示，其中该第一表面20a是贴覆在该芯片10的该正面10a、该侧边10c及该背面10b上，且该软质电路板20的电路能通过该至少一第一连接垫21以与该至少一晶垫11电性连接如图1所示，其中该至少一第二连接垫22是相对于该芯片10的该背面10b如图1所示，其中该至少一第三连接垫23是相对于该芯片10的该正面10a如图1所示，其中该芯片10的该正面10a上所
设的该至少一晶垫11是先与该软质电路板20的该至少一第一连接垫21电性连接，再通过该软质电路板20的该至少一第二连接垫22或该至少一第三连接垫23以进一步与外部电性连接，以此完成一芯片封装单元1a如图1所示。
28.参考图5及图6，本实用新型更提供一种由芯片封装单元所堆叠形成的封装结构1，该封装结构1包含至少两个芯片封装单元1a、至少一连接线路30及至少一绝缘层40。
29.每一该芯片封装单元1a是形成一上一下的对应关系而堆叠在一起如图5及图6所示；其中在图6所示的实施例中，本实用新型的每一该芯片封装单元1a的数量为三个但不限制。
30.该至少一连接线路30是设于上方的每一该芯片封装单元1a及下方的每一该芯片封装单元1a之间，并与上方的每一该芯片封装单元1a的该至少一第二连接垫22及下方的每一该芯片封装单元1a的该至少一第三连接垫23电性连接如图5及图6所示，以供上方的每一该芯片封装单元1a与下方的每一该芯片封装单元1a能通过该至少一连接线路30而互相电性连接；其中在图6所示的实施例中，本实用新型的该至少一连接线路30的数量为三个但不限制。
31.该至少一绝缘层40是包覆每一该芯片封装单元1a及该至少一连接线路30并填满该封装结构1的空隙，且该至少一绝缘层40具有至少一上开口41及至少一下开口42如图5及图6所示，该至少一上开口41是供每一该芯片封装单元1a中最上方的该芯片封装单元1a的该至少一第三连接垫23对外露出，该至少一下开口42是供每一该芯片封装单元1a中最下方的该芯片封装单元1a的该至少一第二连接垫22对外露出如图5及图6所示；其中在图6所示的实施例中，本实用新型的该至少一上开口41及该至少一下开口42的数量皆为两个但不限制。
32.其中，每一该芯片封装单元1a能通过该至少一绝缘层40的该至少一上开口41或该至少一下开口42以对外电性连接如图5及图6所示。
33.此外，该至少一绝缘层40的该至少一下开口42上进一步设有一锡球50但不限制如图5及图6所示，每一该芯片封装单元1a能通过该锡球50以对外电性连接。
34.参考图6，该封装结构1进一步通过该至少一下开口42中的该至少一第二连接垫22以与一电路板(pcb)2电性连接但不限制，以利于增加产品的市场竞争力。
35.本实用新型的该芯片封装单元1a及由其所堆叠形成的该封装结构2具有以下优点：
36.(1)本实用新型的该芯片封装单元1a中的该软质电路板20的该至少一第一连接垫21、该至少一第二连接垫22与该至少一第三连接垫23彼此之间能通过该软质电路板20的电路而互相电性连接，其中该芯片10的该正面10a上所设的该至少一晶垫11是先与该软质电路板20的该至少一第一连接垫21电性连接，再通过该软质电路板20的该至少一第二连接垫22或该至少一第三连接垫23以进一步与外部电性连接如图1所示，实现了该芯片封装单元1a中的该芯片10得通过该表面10a或该背面10b来对外电性连接的功效，有效地解决现有芯片封装结构的硅穿孔(tsv，through silicon via)的构成造成了制造端的制程增加及能源耗费的问题，且不需要重新规划芯片封装结构内部线路，达成制程简化及节省能源，以利于制造端降低成本。此外，目前人类所使用的能源大都仍取自大自然，大自然用以产生能源的材料并非都是取之不尽而用之不竭的，且部分产生能源的方式伴随着污染，可知能源的使
用与地球环境的保护息息相关，本实用新型因具备上述节省能源的功效，亦有利于地球环境的保护。
37.(2)本实用新型的封装结构1的每一该芯片封装单元1a是形成一上一下的对应关系而堆叠在一起如图5及图6所示，上方的该芯片封装单元1a与下方的该芯片封装单元1a能通过该至少一连接线路30而互相电性连接，以此堆叠模式以形成该封装结构1，以使每一该芯片10之间能以其中一芯片10对其他芯片10进行指令操作，或以各芯片10之间的运算功能叠加而能加乘增加总体运算的效能，以利于芯片封装产品体积能缩小化且降低制造端成本。
38.以上该仅为本实用新型的优选实施例，对本实用新型而言其仅是说明性的，而非限制性的；本领域普通技术人员理解，在本实用新型权利要求所限定的精神和范围内可对其进行许多改变，修改，甚至等效变更，但都将落入本实用新型的保护范围内。