一种握手信号的拆分电路、方法、装置、设备及存储介质与流程

1.本发明涉及数字电路领域，特别是涉及一种握手信号的拆分电路，本发明还涉及一种握手信号的拆分方法、装置、设备、计算机可读存储介质、数字芯片及服务器。


背景技术：

2.数字ic/fpga等数字电路设计中，设计或者模块之间为了保证数据的有效传输，防止数据丢失，经常需要用到握手信号，握手信号包括前端（发送数据的）模块发送的有效信号以及后端（接收数据的）模块发送的反馈信号，完成握手的条件是当有效信号为第一电平且反馈信号为第二电平，此时信号才能由前端模块传输至后端模块，请参考图2，图2为valid/stop握手协议的应用示意图，握手协议的原则是当valid（有效信号）为高（第一电平）且stop（反馈信号）为低（第二电平）时，数据才能传输，valid信号用来指示前端模块module a输出数据是否有效，为高有效；stop信号用于后端模块module b通知前端模块module a是否接收数据，stop为高时指示后端模块module b不接收module a的数据。
3.在实际应用中，同一前端模块可能对应多个后端模块，也即多个后端模块均需从同一前端模块中接收同样的数据，这时候就需要在前端模块与多个后端模块之间设置握手信号的拆分电路，但是现有技术中的握手信号的拆分电路要求多个后端模块只能同时从前端模块接收数据，降低了后端数据计算的灵活性，应用场景也受到局限。
4.因此，如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。


技术实现要素：

5.本发明的目的是提供一种握手信号的拆分电路，实现了对于多个后端模块同时/分时接收数据的支持，提升了后端数据计算的灵活性，扩展了应用场景；本发明的另一目的是提供一种握手信号的拆分方法、装置、设备、计算机可读存储介质、数字芯片及服务器，实现了对于多个后端模块同时/分时接收数据的支持，提升了后端数据计算的灵活性，扩展了应用场景。
6.为解决上述技术问题，本发明提供了一种握手信号的拆分电路，包括：输出端与前端模块的反馈信号接收端连接，各个输入端一一对应的与各个逻辑控制电路的第一输出端连接的第一电平处理模块，用于仅在自身所有输入端均为第二电平时输出第二电平；第一输入端与所述第一电平处理模块的输出端连接，第二输入端与所述前端模块的有效信号输出端连接的第二电平处理模块；第一输入端与所述第二电平处理模块的输出端连接，第二输入端与自身唯一对应的后端模块的反馈信号输出端连接，第二输出端与自身唯一对应的后端模块的有效信号接收端连接，第四输出端与所述前端模块的有效信号输出端连接的所述逻辑控制电路，用于在与所述第二电平处理模块输出信号的配合下，在所述有效信号输出端输出第一电平且与
自身连接的所述反馈信号输出端输出第二电平时，向与自身连接的所述有效信号接收端发送第一电平，以便与自身对应的所述后端模块完成本次握手；在自身对应的所述后端模块完成本次握手后且所述前端模块完成本次握手前，向与自身连接的所述有效信号接收端输出与所述第一电平相反的电平并向所述第一电平处理模块输出第二电平。
7.优选地，所述逻辑控制电路包括逻辑控制子电路、第一逻辑处理子模块以及第二逻辑处理子模块；所述逻辑控制子电路的第一输入端与所述第二电平处理模块的输出端连接，所述逻辑控制子电路的输出端分别与所述第一逻辑处理子模块的第一输入端以及所述第二逻辑处理子模块的第一输入端连接，所述第一逻辑处理子模块的第二输入端与所述前端模块的有效信号输出端连接，所述第一逻辑处理子模块的输出端作为所述逻辑控制电路的第二输出端，所述第二逻辑处理子模块的第二输入端作为所述逻辑控制电路的第二输入端，所述第二逻辑处理子模块的输出端作为所述逻辑控制电路的第一输出端并与所述逻辑控制子电路的第二输入端连接；所述逻辑控制子电路用于在与所述第二电平处理模块输出信号的配合下，在所述有效信号输出端输出第一电平且与自身对应的所述反馈信号输出端输出第二电平时输出第一电平，以便与自身对应的所述后端模块完成本次握手；在自身对应的所述后端模块完成本次握手后且所述前端模块完成本次握手前输出第二电平；所述第一逻辑处理子模块，用于仅在两个输入端均为第一电平时输出第一电平；所述第二逻辑处理子模块，用于仅在两个输入端均为第二电平时输出第二电平。
8.优选地，所述第一电平为高电平，所述第二电平为低电平；所述第一电平处理模块为第一或门；所述第一逻辑处理子模块为第一与门，所述第二逻辑处理子模块为第二与门，所述第二电平处理模块为第三与门。
9.优选地，所述逻辑控制子电路包括第一非门、第二或门以及寄存器；所述第三与门的第一输入端分别与所述前端模块的有效信号输出端以及自身所在逻辑控制电路中的所述第一与门的第二输入端连接，所述第三与门的第二输入端与所述前端模块的反馈信号接收端连接，所述第三与门的输出端分别与自身所在逻辑控制电路中的所述第一非门的输入端连接，所述第一非门的输出端与自身所在逻辑控制电路中的所述第二或门的第一输入端连接，所述第二或门的第二输入端分别与所述第二与门的输出端以及所述第一或门的一个输入端连接，所述第二或门的输出端与所述寄存器的输入端连接，所述寄存器的输出端作为所述逻辑控制子电路的输出端；其中，所述寄存器用于将输入信号寄存一个时钟周期后输出。
10.优选地，所述第一电平以及所述第二电平均为高电平；所述第一电平处理模块为第一或门；所述第一逻辑处理子模块为第一与门，所述第二逻辑处理子模块包括第二与门以及第二非门，所述第二与门的第一输入端作为所述第二逻辑处理子模块的第一输入端，所述第二与门的输出端作为所述第二逻辑处理子模块的输出端，所述第二非门的第一端与所述第二与门的第二输入端连接，所述第二非门的第二端作为所述第二逻辑处理子模块的第二输入端。
11.优选地，所述第一电平为低电平，所述第二电平为高电平；所述第一电平处理模块为第一或门；所述第一逻辑处理子模块包括第一与门以及第三非门，所述第二逻辑处理子模块包括第二与门以及第二非门，所述第一与门的第一输入端作为所述第一逻辑处理子模块的第一输入端，所述第一与门的第二输入端作为所述第一逻辑处理子模块的第二输入端，所述第一与门的输出端与所述第三非门的第一端连接，所述第三非门的第二端作为所述第一逻辑处理子模块的输出端，所述第二与门的第一输入端作为所述第二逻辑处理子模块的第一输入端，所述第二与门的输出端作为所述第二逻辑处理子模块的输出端，所述第二非门的第一端与所述第二与门的第二输入端连接，所述第二非门的第二端作为所述第二逻辑处理子模块的第二输入端。
12.优选地，该握手信号的拆分电路还包括：封装部件，用于固定并封装所述第一或门以及所述逻辑控制电路。
13.优选地，该握手信号的拆分电路还包括：设置于所述前端模块的反馈信号接收端以及各个所述后端模块的有效信号接收端的信号增强电路，用于滤除经过自身的信号中的干扰信号。
14.优选地，所述信号增强电路包括：设置于所述前端模块的反馈信号接收端的第一滤波模块，用于滤除经过自身的所述反馈信号中的干扰信号；一一对应的设置于各个所述后端模块的有效信号接收端的第二滤波模块，用于滤除经过自身的所述有效信号中的干扰信号。
15.为解决上述技术问题，本发明提供了一种握手信号的拆分方法，包括：确定出在前端模块的有效信号输出端输出第一电平时，反馈信号输出端输出第二电平的后端模块；向确定出的所述后端模块的有效信号接收端发送第一电平，以便确定出的所述后端模块完成本次握手；在所述前端模块未完成本次握手时，向确定出的所述后端模块的所述有效信号接收端输出与所述第一电平相反的电平；仅在所有的所述后端模块均完成本次握手时，向所述前端模块的反馈信号接收端输出第二电平。
16.为解决上述技术问题，本发明提供了一种握手信号的拆分装置，包括：确定模块，用于确定出在前端模块的有效信号输出端输出第一电平时，反馈信号输出端输出第二电平的后端模块；第一发送模块，用于向确定出的所述后端模块的有效信号接收端发送第一电平，以便确定出的所述后端模块完成本次握手；第二发送模块，用于在所述前端模块未完成本次握手时，向确定出的所述后端模块的所述有效信号接收端输出与所述第一电平相反的电平；第三发送模块，用于仅在所有的所述后端模块均完成本次握手时，向所述前端模块的反馈信号接收端输出第二电平。
17.为解决上述技术问题，本发明提供了一种握手信号的拆分设备，包括：
存储器，用于存储计算机程序；处理器，用于执行所述计算机程序时实现如上所述握手信号的拆分方法的步骤。
18.为解决上述技术问题，本发明提供了一种一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上所述握手信号的拆分方法的步骤。
19.为解决上述技术问题，本发明提供了一种数字芯片，包括如上所述的握手信号的拆分电路，还包括前端模块以及多个后端模块；其中，所述握手信号的拆分电路分别与所述前端模块以及各个所述后端模块连接。
20.为解决上述技术问题，本发明提供了一种服务器，包括服务器本体，还包括与所述服务器本体连接的如上所述的数字芯片。
21.本发明提供了一种握手信号的拆分电路，为了实现信号握手时多个后端模块分时接收数据，本技术中的与后端模块一一对应的各个逻辑控制电路，可以在与第二电平处理模块的配合下，在前端模块的有效信号输出端输出第一电平且自身对应的后端模块的反馈信号输出端输出第二电平时，仅控制自身对应的后端模块完成本次握手，并在前端模块完成本次握手前，向自身对应的后端模块的有效信号接收端输出与第一电平相反的电平，以防其再次接收数据，并向第一电平处理模块输出第二电平，以便第一电平处理模块在所有后端模块完成本次握手后输出第二电平，以使得前端模块完成本次握手，从而实现了对于多个后端模块同时/分时接收数据的支持，提升了后端数据计算的灵活性，扩展了应用场景。
22.本发明还提供了一种包括如上握手信号的拆分电路的数字电路，具有如上握手信号的拆分电路相同的有益效果。
附图说明
23.为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
24.图1为本发明提供的一种握手信号的拆分电路的结构示意图；图2为valid/stop握手协议的应用示意图；图3为本发明提供的另一种握手信号的拆分电路的结构示意图；图4为本发明提供的一种握手信号的拆分方法的流程示意图；图5为本发明提供的一种握手信号的拆分装置的结构示意图；图6为本发明提供的一种握手信号的拆分设备的结构示意图。
具体实施方式
25.本发明的核心是提供一种握手信号的拆分电路，实现了对于多个后端模块同时/分时接收数据的支持，提升了后端数据计算的灵活性，扩展了应用场景；本发明的另一核心是提供一种握手信号的拆分方法、装置、设备、计算机可读存储介质、数字芯片及服务器，实
现了对于多个后端模块同时/分时接收数据的支持，提升了后端数据计算的灵活性，扩展了应用场景。
26.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
27.请参考图1，图1为本发明提供的一种握手信号的拆分电路的结构示意图，该握手信号的拆分电路包括：输出端与前端模块的反馈信号接收端连接，各个输入端一一对应的与各个逻辑控制电路的第一输出端连接的第一电平处理模块，用于仅在自身所有输入端均为第二电平时输出第二电平；第一输入端与第一电平处理模块的输出端连接，第二输入端与前端模块的有效信号输出端连接的第二电平处理模块；第一输入端与第二电平处理模块的输出端连接，第二输入端与自身唯一对应的后端模块的反馈信号输出端连接，第二输出端与自身唯一对应的后端模块的有效信号接收端连接，第四输出端与前端模块的有效信号输出端连接的逻辑控制电路，用于在与第二电平处理模块输出信号的配合下，在有效信号输出端输出第一电平且与自身连接的反馈信号输出端输出第二电平时，向与自身连接的有效信号接收端发送第一电平，以便与自身对应的后端模块完成本次握手；在自身对应的后端模块完成本次握手后且前端模块完成本次握手前，向与自身连接的有效信号接收端输出与第一电平相反的电平并向第一电平处理模块输出第二电平。
28.具体的，考虑到如上背景技术中的技术问题，又结合考虑到对于前端模块来说，只要其有效信号输出端输出有效信号，那么后端模块便可以从前端模块接收数据，并且只要前端模块的反馈信号接收端未接收到反馈信号，那么前端信号就仍会提供本次握手对应的数据，因此为了实现信号握手时多个后端模块分时接收数据，本技术中设计了包括第一电平处理模块、第二电平处理模块以及逻辑控制电路的握手信号的拆分电路，其中，各个逻辑控制电路与后端模块一一对应，可以在与第二电平处理模块输出信号的配合下，在有效信号输出端输出第一电平且与自身连接的反馈信号输出端输出第二电平时，向与自身连接的有效信号接收端发送第一电平，以便与自身对应的后端模块完成本次握手，此时虽然该后端模块会像往常一样从反馈信号输出端输出第二电平，且逻辑控制电路也会向第一电平处理模块发送第二电平，但是第一电平处理模块仅在自身所有输入端均为第二电平时输出第二电平，保证了只有当所有的后端模块完成本次握手对应的数据获取后，前端模块才会接收到第二电平，并且对于完成本次握手的后端模块来说，为了保证其不会再次获取本次握手对应的数据，逻辑控制电路可以在前端模块完成本次握手前向与自身连接的有效信号接收端输出与第一电平相反的电平。
29.其中，第一电平以及第二电平具体为高电平还是低电平可以进行自主设计，本发明实施例在此不做限定。
30.具体的，后端模块的具体数量可以根据实际应用场景的需求而定，本发明实施例在此不做限定。
31.具体的，值得一提的是，前端模块每次会准备一份数据，握手成功的同时后端模块也会获取到本次握手对应的数据，然后前端模块才会被下一份数据。
32.本发明提供了一种握手信号的拆分电路，为了实现信号握手时多个后端模块分时接收数据，本技术中的与后端模块一一对应的各个逻辑控制电路，可以在与第二电平处理模块的配合下，在前端模块的有效信号输出端输出第一电平且自身对应的后端模块的反馈信号输出端输出第二电平时，仅控制自身对应的后端模块完成本次握手，并在前端模块完成本次握手前，向自身对应的后端模块的有效信号接收端输出与第一电平相反的电平，以防其再次接收数据，并向第一电平处理模块输出第二电平，以便第一电平处理模块在所有后端模块完成本次握手后输出第二电平，以使得前端模块完成本次握手，从而实现了对于多个后端模块同时/分时接收数据的支持，提升了后端数据计算的灵活性，扩展了应用场景。
33.在上述实施例的基础上：作为一种优选的实施例，逻辑控制电路包括逻辑控制子电路、第一逻辑处理子模块以及第二逻辑处理子模块；逻辑控制子电路的第一输入端与第二电平处理模块的输出端连接，逻辑控制子电路的输出端分别与第一逻辑处理子模块的第一输入端以及第二逻辑处理子模块的第一输入端连接，第一逻辑处理子模块的第二输入端与前端模块的有效信号输出端连接，第一逻辑处理子模块的输出端作为逻辑控制电路的第二输出端，第二逻辑处理子模块的第二输入端作为逻辑控制电路的第二输入端，第二逻辑处理子模块的输出端作为逻辑控制电路的第一输出端并与逻辑控制子电路的第二输入端连接；逻辑控制子电路用于在与第二电平处理模块输出信号的配合下，在有效信号输出端输出第一电平且与自身对应的反馈信号输出端输出第二电平时输出第一电平，以便与自身对应的后端模块完成本次握手；在自身对应的后端模块完成本次握手后且前端模块完成本次握手前输出第二电平；第一逻辑处理子模块，用于仅在两个输入端均为第一电平时输出第一电平；第二逻辑处理子模块，用于仅在两个输入端均为第二电平时输出第二电平。
34.具体的，本发明实施例中的逻辑控制电路的结构较为简单，首先逻辑控制子电路在与第二电平处理模块输出信号的配合下，在有效信号输出端输出第一电平且与自身对应的反馈信号输出端输出第二电平时输出第一电平，以便与自身对应的后端模块完成本次握手；在自身对应的后端模块完成本次握手后且前端模块完成本次握手前输出第二电平，进而通过自己的输出电平同时完成对于后端模块的有效信号接收端接收到的电平以及第一电平处理模块的输入端接收到的信号进行控制。
35.当然，除了该具体构造外，逻辑控制电路的具体构造还可以为其他类型，本发明实施例在此不做限定。
36.为了更好的对本发明实施例进行说明，请参考图3，图3为本发明提供的另一种握手信号的拆分电路的结构示意图，作为一种优选的实施例，第一电平为高电平，第二电平为低电平；第一电平处理模块为第一或门；第一逻辑处理子模块为第一与门，第二逻辑处理子模块为第二与门，第二电平处
理模块为第三与门。
37.具体的，在图3中，模块a为前端模块，v为模块a的有效信号输出端，s为模块a的反馈信号接收端，模块b以及模块c均为后端模块，其中，v1以及v2均为有效信号接收端，s1以及s2均为反馈信号输出端，与后端模块的有效信号接收端直连的与门为第一与门，与后端模块的反馈信号输出端直连的与门为第二与门，图中的内部带有三角形的矩形框表示寄存器，寄存器及其左侧的其中一个输入端设有非门的或门共同组成逻辑控制子电路，输出信号d的与门为第二电平处理模块，输出端与前端模块的反馈信号接收端直连的或门为第一电平处理模块。
38.为方便描述将中间电路信号进行了abcd等标注。
39.本发明实施例中的拆分电路具体细节如下：（1）a1= c1&s1；信号c1与信号s1同时为高时，信号a1为高，否则为低。
40.（2）a2= c2&s2；信号c2与信号s2同时为高时，信号a2为高，否则为低。
41.（3）d = s&v；信号s 与信号v 同时为高时，信号d 为高，否则为低。
42.（4）b1=a1|（~d）；信号d为高且信号a1为低时，信号b1为低，否则为高。
43.（5）b2=a2|（~d）；信号d为高且信号a2为低时，信号b2为低，否则为高。
44.（6）信号c1为信号b1通过寄存器后的输出。
45.（7）信号c2为信号b2通过寄存器后的输出。
46.（8）v1= v&c1 ；信号v与信号c1同时为高时，信号v1为高，否则为低。
47.（9）v2= v&c2 ；信号v与信号c2同时为高时，信号v2为高，否则为低；（10）s= a1|a2；只有a1以及a2全为低时，s才为低。
48.具体的，第一电平为高电平，第二电平为低电平为常见的一种握手信号形式，例如对于图2中的valid/stop协议的握手信号来说就是如此，此时第一电平处理模块可以为第一或门，第一逻辑处理子模块为第一与门，第二逻辑处理子模块为第二与门，第二电平处理模块为第三与门，结构简单且实现成本较低。
49.当然，除了该具体形式外，各个模块均还可以为其他具体类型，本发明实施例在此不做限定。
50.作为一种优选的实施例，逻辑控制子电路包括第一非门、第二或门以及寄存器；第三与门的第一输入端分别与前端模块的有效信号输出端以及自身所在逻辑控制电路中的第一与门的第二输入端连接，第三与门的第二输入端与前端模块的反馈信号接收端连接，第三与门的输出端分别与自身所在逻辑控制电路中的第一非门的输入端连接，第一非门的输出端与自身所在逻辑控制电路中的第二或门的第一输入端连接，第二或门的第二输入端分别与第二与门的输出端以及第一或门的一个输入端连接，第二或门的输出端与寄存器的输入端连接，寄存器的输出端作为逻辑控制子电路的输出端；其中，寄存器用于将输入信号寄存一个时钟周期后输出。
51.具体的，本发明实施例中的逻辑控制子电路具有结构简单以及实现成本低等优点。
52.当然，除了该具体构造外，逻辑控制子电路还可以为其他具体类型，本发明实施例在此不做限定。
53.作为一种优选的实施例，第一电平以及第二电平均为高电平；
第一电平处理模块为第一或门；第一逻辑处理子模块为第一与门，第二逻辑处理子模块包括第二与门以及第二非门，第二与门的第一输入端作为第二逻辑处理子模块的第一输入端，第二与门的输出端作为第二逻辑处理子模块的输出端，第二非门的第一端与第二与门的第二输入端连接，第二非门的第二端作为第二逻辑处理子模块的第二输入端。
54.具体的，本发明实施例中的第一电平以及第二电平可以均为高电平，在这种情况下，第一电平处理模块可以为第一或门，第一逻辑处理子模块可以为第一与门，第二逻辑处理子模块可以包括第二与门以及第二非门，具有结构简单以及成本低的特点。
55.当然，除了该具体构造外，各个模块还可以为其他具体实现，本发明实施例在此不做限定。
56.作为一种优选的实施例，第一电平为低电平，第二电平为高电平；第一电平处理模块为第一或门；第一逻辑处理子模块包括第一与门以及第三非门，第二逻辑处理子模块包括第二与门以及第二非门，第一与门的第一输入端作为第一逻辑处理子模块的第一输入端，第一与门的第二输入端作为第一逻辑处理子模块的第二输入端，第一与门的输出端与第三非门的第一端连接，第三非门的第二端作为第一逻辑处理子模块的输出端，第二与门的第一输入端作为第二逻辑处理子模块的第一输入端，第二与门的输出端作为第二逻辑处理子模块的输出端，第二非门的第一端与第二与门的第二输入端连接，第二非门的第二端作为第二逻辑处理子模块的第二输入端。
57.具体的，本发明实施例中的第一电平可以为低电平，而第二电平可以为高电平，在这种情况下，第一电平处理模块可以为第一或门，第一逻辑处理子模块可以包括第一与门以及第三非门，第二逻辑处理子模块可以包括第二与门以及第二非门，同样能够完成握手信号拆分，且具备结构简单以及成本的优点。
58.当然，除了该具体构造外，各个模块还可以为其他具体实现，本发明实施例在此不做限定。
59.作为一种优选的实施例，该握手信号的拆分电路还包括：封装部件，用于固定并封装第一或门以及逻辑控制电路。
60.具体的，为了实现批量化生产，可以针对各个固定数量的后端模块，设计对应的具有同等数量逻辑控制电路的封装好的电路，提高了生成效率。
61.作为一种优选的实施例，该握手信号的拆分电路还包括：设置于前端模块的反馈信号接收端以及各个后端模块的有效信号接收端的信号增强电路，用于滤除经过自身的信号中的干扰信号。
62.具体的，为了保证握手信号的稳定可靠，本发明实施例还可以在前端模块的反馈信号接收端以及各个后端模块的有效信号接收端设置信号增强电路，用以滤除经过自身的信号中的干扰信号，使得握手信号更加稳定可靠，降低了出错概率，提升了用户体验。
63.作为一种优选的实施例，信号增强电路包括：设置于前端模块的反馈信号接收端的第一滤波模块，用于滤除经过自身的反馈信号中的干扰信号；一一对应的设置于各个后端模块的有效信号接收端的第二滤波模块，用于滤除经
过自身的有效信号中的干扰信号。
64.具体的，滤波模块具有成本低以及体积小等优点。
65.当然，除了该具体形式外，信号增强电路还可以为其他具体类型，本发明实施例在此不做限定。
66.请参考图4，图4为本发明提供的一种握手信号的拆分方法的流程示意图，该握手信号的拆分方法包括：s401：确定出在前端模块的有效信号输出端输出第一电平时，反馈信号输出端输出第二电平的后端模块；s402：向确定出的后端模块的有效信号接收端发送第一电平，以便确定出的后端模块完成本次握手；s403：在前端模块未完成本次握手时，向确定出的后端模块的有效信号接收端输出与第一电平相反的电平；s404：仅在所有的后端模块均完成本次握手时，向前端模块的反馈信号接收端输出第二电平。
67.本发明提供了一种握手信号的拆分方法，为了实现信号握手时多个后端模块分时接收数据，本技术中可以在前端模块的有效信号输出端输出第一电平且后端模块的反馈信号输出端输出第二电平时，仅控制该后端模块完成本次握手，并在前端模块完成本次握手前，向已经完成握手的后端模块的有效信号接收端输出与第一电平相反的电平，以防其再次接收数据，并只有在所有的后端模块完成握手时才会向前端模块的反馈信号接收端输出第二电平，以使得前端模块完成本次握手，从而实现了对于多个后端模块同时/分时接收数据的支持，提升了后端数据计算的灵活性，扩展了应用场景。
68.对于本发明实施例提供的握手信号的拆分方法的介绍请参照前述的握手信号的拆分电路的实施例，本发明实施例在此不再赘述。
69.请参考图5，图5为本发明提供的一种握手信号的拆分装置的流程示意图，该握手信号的拆分装置包括：确定模块51，用于确定出在前端模块的有效信号输出端输出第一电平时，反馈信号输出端输出第二电平的后端模块；第一发送模块52，用于向确定出的后端模块的有效信号接收端发送第一电平，以便确定出的后端模块完成本次握手；第二发送模块53，用于在前端模块未完成本次握手时，向确定出的后端模块的有效信号接收端输出与第一电平相反的电平；第三发送模块54，用于仅在所有的后端模块均完成本次握手时，向前端模块的反馈信号接收端输出第二电平。
70.本发明提供了一种握手信号的拆分装置，为了实现信号握手时多个后端模块分时接收数据，本技术中可以在前端模块的有效信号输出端输出第一电平且后端模块的反馈信号输出端输出第二电平时，仅控制该后端模块完成本次握手，并在前端模块完成本次握手前，向已经完成握手的后端模块的有效信号接收端输出与第一电平相反的电平，以防其再次接收数据，并只有在所有的后端模块完成握手时才会向前端模块的反馈信号接收端输出第二电平，以使得前端模块完成本次握手，从而实现了对于多个后端模块同时/分时接收数
据的支持，提升了后端数据计算的灵活性，扩展了应用场景。
71.对于本发明实施例提供的握手信号的拆分装置的介绍请参照前述的握手信号的拆分电路的实施例，本发明实施例在此不再赘述。
72.请参考图6，图6为本发明提供的一种握手信号的拆分设备的流程示意图，该握手信号的拆分设备包括：存储器61，用于存储计算机程序；处理器62，用于执行计算机程序时实现如前述实施例中握手信号的拆分方法的步骤。
73.具体的，存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机可读指令，该内存储器为非易失性存储介质中的操作系统和计算机可读指令的运行提供环境。处理器执行存储器中保存的计算机程序时，可以实现以下步骤：确定出在前端模块的有效信号输出端输出第一电平时，反馈信号输出端输出第二电平的后端模块；向确定出的后端模块的有效信号接收端发送第一电平，以便确定出的后端模块完成本次握手；在前端模块未完成本次握手时，向确定出的后端模块的有效信号接收端输出与第一电平相反的电平；仅在所有的后端模块均完成本次握手时，向前端模块的反馈信号接收端输出第二电平。
74.本发明提供了一种握手信号的拆分设备，为了实现信号握手时多个后端模块分时接收数据，本技术中可以在前端模块的有效信号输出端输出第一电平且后端模块的反馈信号输出端输出第二电平时，仅控制该后端模块完成本次握手，并在前端模块完成本次握手前，向已经完成握手的后端模块的有效信号接收端输出与第一电平相反的电平，以防其再次接收数据，并只有在所有的后端模块完成握手时才会向前端模块的反馈信号接收端输出第二电平，以使得前端模块完成本次握手，从而实现了对于多个后端模块同时/分时接收数据的支持，提升了后端数据计算的灵活性，扩展了应用场景。
75.对于本发明实施例提供的握手信号的拆分设备的介绍请参照前述的握手信号的拆分电路的实施例，本发明实施例在此不再赘述。
76.本发明提供了一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如前述实施例中握手信号的拆分方法的步骤。
77.具体的，该可读存储介质可以包括：u盘、移动硬盘、只读存储器（read-only memory ，rom）、随机存取存储器（random access memory ，ram）、磁碟或者光盘等各种可以存储程序代码的介质。该存储介质上存储有计算机程序，计算机程序被处理器执行时实现以下步骤：确定出在前端模块的有效信号输出端输出第一电平时，反馈信号输出端输出第二电平的后端模块；向确定出的后端模块的有效信号接收端发送第一电平，以便确定出的后端模块完成本次握手；在前端模块未完成本次握手时，向确定出的后端模块的有效信号接收端输出与第一电平相反的电平；仅在所有的后端模块均完成本次握手时，向前端模块的反馈信号接收端输出第二电平。
78.本发明提供了一种计算机可读存储介质，为了实现信号握手时多个后端模块分时接收数据，本技术中可以在前端模块的有效信号输出端输出第一电平且后端模块的反馈信号输出端输出第二电平时，仅控制该后端模块完成本次握手，并在前端模块完成本次握手前，向已经完成握手的后端模块的有效信号接收端输出与第一电平相反的电平，以防其再
次接收数据，并只有在所有的后端模块完成握手时才会向前端模块的反馈信号接收端输出第二电平，以使得前端模块完成本次握手，从而实现了对于多个后端模块同时/分时接收数据的支持，提升了后端数据计算的灵活性，扩展了应用场景。
79.对于本发明实施例提供的计算机可读存储介质的介绍请参照前述的握手信号的拆分电路的实施例，本发明实施例在此不再赘述。
80.本发明提供了一种数字芯片，包括服务器本体，还包括与服务器本体连接的如前述实施例中的握手信号的拆分电路，还包括前端模块以及多个后端模块；其中，握手信号的拆分电路分别与前端模块以及各个后端模块连接。
81.对于本发明实施例提供的数字芯片的介绍请参照前述的握手信号的拆分电路的实施例，本发明实施例在此不再赘述。
82.本发明提供了一种服务器，包括如前述实施例中的数字芯片。
83.对于本发明实施例提供的服务器的介绍请参照前述的握手信号的拆分电路的实施例，本发明实施例在此不再赘述。
84.本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括该要素的过程、方法、物品或者设备中还存在另外的相同要素。
85.对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。