用于带冗余输入的折叠放大器电路的制作方法

所属的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的存储装置、处理装置的具体工作过程及有关说明，可以参考前述方法实施例中的对应过程，在此不再赘述。本领域技术人员应该能够意识到，结合本文中所公开的实施例描述的各示例的模块、方法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，软件模块、方法步骤对应的程序可以置于随机存储器(ram)、内存、只读存储器(rom)、电可编程rom、电可擦除可编程rom、寄存器、硬盘、可移动磁盘、cd-rom、或内所公知的任意其它形式的存储介质中。为了清楚地说明电子硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以电子硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。本领域技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。术语“第一”、“第二”等是用于区别类似的对象，而不是用于描述或表示特定的顺序或先后次序。术语“包括”或者任何其它类似用语旨在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备/装置不仅包括那些要素，而且还包括没有明确列出的其它要素，或者还包括这些过程、方法、物品或者设备/装置所固有的要素。至此，已经结合附图所示的优选实施方式描述了本发明的技术方案，但是，本领域技术人员容易理解的是，本发明的保护范围显然不局限于这些具体实施方式。在不偏离本发明的原理的前提下，本领域技术人员可以对相关技术特征做出等同的更改或替换，这些更改或替换之后的技术方案都将落入本发明的保护范围之内。

背景技术：

1、adc用于实现模数转换，在各类电子系统中起着至关重要的作用，其速度和精度直接影响电子系统的速度和精度。超宽带通信系统、毫米波雷达和电子战接收机等技术的不断发展，对adc的速度和精度的要求越来越高。

2、a/d转换器的架构可分为全并行(flash)adc、两步式adc、折叠插值adc、流水线adc、逐次逼近型adc、这些不同架构的a/d转换器在精度、速度和功耗等方面各有其优势。在对高速高精度adc的研究上，折叠插值架构作为一种成熟的技术而被广泛地使用，折叠插值adc内核的第一级是预放大器阵列，为降低差分对失调的影响，在电路中通常会采用平均电阻网络设计，但平均电阻会引入边界效应。针对折叠插值adc平均电阻网络边界效应的问题，本发明提出一种用于带冗余输入的折叠放大器电路。

技术实现思路

1、为了解决现有技术中的上述问题，即现有的折叠放大电路依靠引入平均电阻的方式会引入边界效应的问题，本发明提供了一种用于带冗余输入的折叠放大器电路，所述折叠放大器电路包括：折叠放大输入电路、通道选择开关电路、恒定输出负载电路：

2、所述折叠放大器电路设置于前级预放大器的输出端之后；

3、所述折叠放大输入电路，用于获取n对前级预放大器的输出信号，并对所述前级预放大器的输出信号进行折叠，获取折叠信号；

4、所述通道选择开关电路，用于基于外部输入的控制时序控制折叠放大输入电路与恒定输出负载电路之间折叠信号的输出通道交换；

5、所述恒定输出负载电路，用于通过差分负载结构确保所述折叠信号恒定。

6、进一步的，所述折叠放大输入电路，包括第一n型mos管m1、第二n型mos管m2、第三n型mos管m3、第四n型mos管m4、第五n型mos管m5、第六n型mos管m6、第七n型mos管m7和第八n型mos管m8；

7、第一电流源i1的正极连接至第九n型mos管m9的源极，第九n型mos管m9的漏极连接至第七n型mos管m7的源极和第八n型mos管的源极；第八n型mos管的漏极连接到第一支路；第七n型mos管m7的漏极连接第一n型mos管m1的源极和第二n型mos管m2的源极；第一n型mos管m1的漏极连接至第一支路；第二n型mos管m2的漏极连接至第二支路；

8、第二电流源i2的正极连接至第十n型mos管m10的源极，第十n型mos管m10的漏极连接至第三n型mos管m3的源极和第四n型mos管m4的源极；第三n型mos管m3的漏极连接至第一支路；第四n型mos管m4的漏极连接至第二支路；

9、第三电流源i3的正极连接至第十一n型mos管m11的源极，第十一n型mos管m11的漏极连接至第五n型mos管m5的源极和第六n型mos管m6的源极；第五n型mos管m5的漏极连接至第二支路；第六n型mos管m6的漏极连接至第一支路；

10、第一电流源i1的负极、第二电流源i2的负极和第三电流源i3的负极接地；第一支路连接第四电流源的负极，第二支路连接第五电流源的负极。

11、进一步的，所述通道选择开关电路，包括第一开关p型mos管s1、第二开关p型mos管s2、第三开关p型mos管s3和第四开关p型mos管s4；

12、第一支路连接至第一p型mos管m12的源极，第一p型mos管m12的漏极连接至第一开关p型mos管s1的源极和第二开关p型mos管s2的源极；

13、第二支路连接至第二p型mos管m13的源极，第二p型mos管m13的漏极连接至第三开关p型mos管s3的源极和第四开关p型mos管s4的源极。

14、进一步的，所述恒定输出负载电路，包括并联的第十四n型mos管m14与第六电流源i6，和并联的第十五n型mos管m15与第七电流源i7；

15、第一开关p型mos管s1的漏极与第三开关p型mos管s3的漏极连接后与第十四n型mos管m14的漏极，第十四n型mos管m14的栅极与第十四n型mos管m14的漏极连接后连接至第六电流源i6的正极；第二开关p型mos管s2的漏极与第四开关p型mos管s4的漏极连接后与第十五n型mos管m15的漏极，第十五n型mos管m15的栅极与第十五n型mos管m15的漏极连接后连接至第七电流源i7的正极；第十四n型mos管m14的源极、第十五n型mos管m15的源极、第六电流源i6的负极和第七电流源i7的负极接地。

16、进一步的，所述通道选择开关电路，其控制方法为：

17、通过输入预设的控制序列，控制第一开关p型mos管s1、第二开关p型mos管s2、第三开关p型mos管s3和第四开关p型mos管s4的通断，使输出信号vop和von交换输出通道；

18、所述预设的控制序列为：第一开关p型mos管s1的导通关断时序与第四开关p型mos管s4的导通关断时序相同；第二开关p型mos管s2的导通关断时序与第三开关p型mos管s3的导通关断时序相同；第一开关p型mos管s1的导通关断时序与第二开关p型mos管s2的导通关断时序相反。

19、本发明的有益效果：

20、(1)本发明提供的冗余输入差分对，可以在输出共模不变的基础上，实现对4对差分信号进行折叠，将预放大器级的冗余输出信号进行折叠且不影响整体电路结构，减小预放大器平均电阻网络引入的边界效应。

21、(2)本发明提供的通道选择开关，可以使得折叠放大器的输出信号实现通道间的交换，减小器件失配导致的折叠放大器输出信号的随机失配。

22、(3)本发明提供的恒定输出负载电路，可以保证在输入信号发生改变时，减小输出信号幅值的改变对输出负载的影响，实现输出负载恒定，确保折叠放大器增益恒定，减小adc的增益误差。