一种用于数控振荡器的最小变电容结构及其方法
【技术领域】
[0001]本发明属于射频通信芯片设计领域，尤其是涉及一种用于数控振荡器的最小变电容结构及其方法。
【背景技术】
[0002]随着CMOS工艺的特征尺寸进入深亚微米和超深亚微米阶段，集成电路的电源电压随着工艺尺寸的持续缩小而不断降低，射频电路的电压裕度不断降低，以及片内噪声环境不断恶化，CMOS工艺下射频电路的设计面临严峻挑战。为了解决这一问题，数字射频技术被提出。在数字射频技术中，全数字锁相环(ADPLL)是实现数字射频的关键模块。锁相环中几乎所有模块都是数字的，部分模块甚至可以通过硬件描述语言进行设计并综合。
[0003]数控振荡器(DCO)是全数字锁相环(ADPLL)设计的重要组成部分，其能根据输入的数字控制字产生相应的频率信号，以取代传统锁相环中的压控振荡器。随着电压的降低，传统的压控振荡器电压调节范围越来越小，而对于DC0，由于其输入数字信号工作在高电平或低电平，电压的降低对其影响较小。DCO与数模变换器一样，由于自身调频精度限制会引起量化噪声。通常可采用Σ-Λ调制技术进一步提高量化精度，减小噪声的影响。但最根本的办法还是提高调频精度。在特定工艺条件下，DCO频率精度和相位噪声性能很大程度上依赖于数字信号所能控制的最小变电容值。越先进的工艺能实现的最小变电容值越小，因此，为了获得更高的调频精度必需选择更先进的工艺，但设计成本也随之增加。
[0004]业内一般通过调整数控MOS变容管的结构来实现最小变电容值，常用的MOS变容管结构有两种:
一种是只采用互补型数控MOS变容管结构而未跨接失配电容，这种结构可以在相同工艺下得到较小的最小变电容值(AC)。该互补型数控MOS变容管由一个较大尺寸的MOS变容管与一个较小尺寸的MOS变容管组成。通过合理设置两个变容管的尺寸，可以使得最小变电容值(AC)小于一定工艺下最小变容管所能得到的最小变电容值。两对变容管的尺寸越小且越接近，其能实现的最小变电容值(△ C)就越小，但工艺误差对设计结果的影响也越大。同时这种结构也不能解决大摆幅振荡信号下的非线性问题。
[0005]另一种是采用失配电容对跨接单个MOS变容管结构，这种结构通过在单个MOS变容管两端跨接失配电容对的方式，来实现最小变电容值(△ C)。这种结构所能实现的最小变电容值与失配电容对的电容值大小有关，当失配电容对的电容值越小时，所能实现的最小变电容值(AC)越小。而常用的失配电容对一般采用MIM电容，这种电容的电容值较大，限制了这种结构所能实现的最小变电容值。
【发明内容】
[0006]为了解决上述技术问题，本发明的目的是:提供一种工艺误差对设计结果影响小、精度高和失配电容对对最小电容值的限制小的，用于数控振荡器的最小变电容结构。
[0007]本发明的另一目的是:提供一种工艺误差对设计结果影响小、精度高和失配电容对的电容值对最小电容值的限制小的，用于数控振荡器的最小变电容方法。
[0008]本发明解决其技术问题所采用的技术方案是:
一种用于数控振荡器的最小变电容结构，包括互补型变容管、第一失配电容对、第二失配电容对和两级反相器，所述两级反相器的输入端为该最小变电容结构的输入端，所述两级反相器的输出端与互补型变容管的输入端连接，所述互补型变容管的第一输出端与第一失配电容对的输入端连接，所述互补型变容管的第二输出端与第二失配电容对的输入端连接；所述第一失配电容对的第一输出端与第二失配电容对的第一输出端相连作为该最小变电容结构的第一输出端，所述第一失配电容对的第二输出端与第二失配电容对的第二输出端相连作为该最小变电容结构的第二输出端。
[0009]进一步，所述两级反相器包括第一反相器和第二反相器，所述第一反相器的输入端为该最小变电容结构的输入端，所述第一反相器的输出端分别与第二反相器的输入端和互补型变容管的输入端连接，所述第二反相器的输出端与互补型变容管的输入端连接。
[0010]进一步，所述互补型变容管包括第一变容管和第二变容管，所述第一变容管和第二变容管并行连接在第一失配电容对和第二失配电容对之间，所述第一变容管的输入端与第一反相器的输出端连接，所述第二变容管的输入端与第二反相器的输出端连接。
[0011]进一步，所述第二变容管的有效变电容值小于第一变容管的有效变电容值。
[0012]进一步，所述第一失配电容对包括第一电容和第二电容，所述第一电容的上极板分别与第二电容的上极板和第二变容管的第一输出端连接，所述第二电容上极板还与第一变容管的第一输出端连接；所述第二失配电容对包括第三电容和第四电容，所述第三电容的上极板分别与第四电容的上极板和第二变容管的第二输出端连接，所述第四电容的上极板还与第一变容管的第二输出端连接；所述第三电容的下极板与第一电容的下极板相连作为该最小变电容结构的第一输出端，所述第四电容的下极板与第二电容的下极板相连作为该最小变电容结构的第二输出端。
[0013]进一步，所述第三电容与第二电容的电容值相同，所述第四电容与第一电容的电容值相同。
[0014]进一步，所述第二变容管包括第一 PMOS管和第二 PMOS管，所述第一变容管包括第三PMOS管和第四PMOS管，所述第一 PMOS管的源极、第一 PMOS管的漏极、第二 PMOS管的源极和第二 PMOS管的漏极均与第二反相器的输出端相连作为第二变容管的输入端；所述第三PMOS管的源极、第三PMOS管的漏极、第四PMOS管的源极和第四PMOS管的漏极均与第一反相器的输出端相连作为第一变容管的输入端；所述第一 PMOS管的栅极与第三PMOS管的栅极相连作为互补型变容管的第一输出端，所述第二 PMOS管的栅极与第四PMOS管的栅极相连作为互补型变容管的第二输出端。
[0015]本发明解决其技术问题所采用的另一种技术方案是:
一种用于数控振荡器的最小变电容方法，通过将第一失配电容对和第二失配电容对跨接在互补型变容管两端的方式，得到数控振荡器的最小变电容值。
[0016]本发明的结构的有益效果是:通过将失配电容对跨接在互补型变容管两端的结构实现最小变电容，从而可以采用尺寸较大的变容管实现较小的最小变电容值，减小工艺误差对设计结果的影响，同时解决大摆幅振荡信号下的非线性问题，精度高；其所能实现的最小变电容值不仅与失配电容对的电容值大小有关，还与互补型变容管和两级反相器的参数有关，降低了失配电容对对最小电容值的限制。
[0017]
本发明的方法的有益效果是:通过将失配电容对跨接在互补型变容管两端的方式实现最小变电容，从而可以采用尺寸较大的变容管实现较小的最小变电容值，减小工艺误差对设计结果的影响，同时解决大摆幅振荡信号下的非线性问题，精度高；其所能实现的最小变电容值不仅与失配电容对的电容值大小有关，还与互补型变容管和两级反相器的参数有关，降低了失配电容对对最小电容值的限制。
【附图说明】
[0018]下面结合附图和实施例对本发明作进一步说明。
[0019]图1本发明一种用于数控振荡器的最小变电容结构的原理框图；
图2是本发明一种用于数控振荡器的最小变电容结构的电路原理图；
图3是传统DCO设计的实施结构框图。
【具体实施方式】
[0020]参照图1，一种用于数控振荡器的最小变电容结构，包括互补型变容管101、第一失配电容对102、第二失配电容对103和两级反相器104，所述两级反相器104的输入端为该最小变电容结构的输入端FCW，所述两级反相器104的输出端与互补型变容管101的输入端连接，所述互补型变容管101的第一输出端与第一失配电容对102的输入端连接，所述互补型变容管101的第二输出端与第二失配电容对103的输入端连接；所述第一失配电容对102的第一输出端与第二失配电容对103的第一输出端相连作为该最小变电容结构的第一输出端outP，所述第一失配电容对102的第二输出端与第二失配电容对103的第二输出端相连作为该最小变电容结构的第二输出端outN。
[0021]参照图2，进一步作为优选的实施方式，所述两级反相器104包括第一反相器212和第二反相器211，所述第一反相器212的输入端为该最小变电容结构的输入端FCW，所述第一反相器212的输出端分别与第二反相器211的输入端和互补型变容管101的输入端连接，所述第二反相器211的输出端与互补型变容管101的输入端连接。
[0022]参照图2，进一步作为优选的实施方式，所述互补型变容管101包括第一变容管202和第二变容管201，所述第一变容管202和第二变容管201并行连接在第一失配电容对102和第二失配电容对103之间，所述第一变容管202的输入端与第一反相器212的输出端连接，所述第二变容管201的输入端与第二反相器211的输出端连接。
[0023]进一步作为优选的实施方式，所述第二变容管201的有效变电容值小于第一变容管202的有效变电容值。
[0024]参照图2，进一步作为优选的实施方式，所述第一失配电容对102包括第一电容209和第二电容210，所述第一电容209的上极板分别与第二电容210的上极板和第二变容管201的第一输出端连接，所述第二