具有回路频宽校正功能的锁相回路装置及其方法
【技术领域】
[0001]本发明是关于一种回路频宽的校正技术，特别是关于一种具有回路频宽校正功能的锁相回路装置及其方法。
【背景技术】
[0002]锁相回路(Phase Lock Loop ;PLL)是用来合成频率信号的典型技术。凡无线电波的频率调谐或是数字产品的时脉控制，皆可使用锁相回路来设计频率控制回路。
[0003]一般而言，在锁相回路中，输入与输出的周期性信号之间具有特定相位关系。锁相回路的电路结构主要包含相频检测器(phase frequency detector ;PFD)、电荷泵(chargepump)、回路滤波器(loop filter)、压控振荡器(voltage controlled oscillator ;VC0)及反馈单元。
[0004]锁相回路的一般运作如下。一开始为频率获取阶段，在频率获取阶段，内部频率会追至目标频率的百分之九十。当内部频率与目标频率相差在百分之十内之后，即进入频率锁定阶段。在频率锁定阶段，进行相位获取，最终则达成相位与频率锁定。因为不同的锁定频率有不同的控制电压，对于锁相回路将反映出不同的回路控制参数，进而影响稳定度。
[0005]锁相回路的回路频宽(loop bandwidth)可影响暂态回应、整体相位杂讯(integrated phase noise ;IPN)、残余相位杂讯(relative phase noise ;RPN)、载波间干扰(inter-carrier interference ;ICI)及锁相回路的其他效能参数等。为了达到锁相回路的最佳效能，良好地控制锁相回路的回路频宽是相当重要的。然而，设定好的回路频宽通常会受到半导体工艺变化、外部组件变化、电源变化及环境条件等因素的影响而产生变化，而导致回路频宽飘移。
[0006]现今已发展出许多回路频宽的校正技术，但其仍存在有校正方式无法响应每次回路运行结果、限制所应用的锁相回路的架构等问题。
【发明内容】
[0007]在一实施例中，一种具有回路频宽校正功能的锁相回路装置，包括:一锁相回路电路以及一校正电路。
[0008]锁相回路电路根据一参考信号及一反馈信号产生一控制电压，并依据控制电压产生一输出信号。其中，反馈信号与输出信号相关且反馈信号与输出信号之间具有一反馈系数。
[0009]校正电路通过调变反馈系数以使反馈信号与参考信号解除锁定、根据参考信号及反馈信号之间的相位差的二有效交越点计算振荡频率以及根据振荡频率调整锁相回路电路的控制参数。
[0010]在一实施例中，一种回路频宽的校正方法应用于一锁相回路电路。此校正方法包括:利用锁相回路电路根据一参考信号及一反馈信号产生一输出信号、调变反馈系数使反馈信号与参考信号解除锁定、检测参考信号及反馈信号之间的相位差的二有效交越点、根据二有效交越点计算振荡频率，以及根据振荡频率设定锁相回路电路的控制参数。
[0011]其中，反馈信号与输出信号相关且反馈信号与输出信号之间具有此反馈系数。
[0012]综上，根据本发明的具有回路频宽校正功能的锁相回路装置及其方法适用于各种锁相回路装置，以提供精准且数字的回路频宽校正，并且易于整合在单一芯片中。根据本发明的具有回路频宽校正功能的锁相回路装置及其方法提供响应校正结果的校正技术，以避免诸如环境条件等相关因素所造成的效能变化。
【附图说明】
[0013]图1为根据本发明第一实施例的锁相回路装置的示意图。
[0014]图2为根据本发明第一实施例的回路频宽的校正方法的流程图。
[0015]图3为一实施例的参考信号、反馈信号、选择信号及切换信号的时序图。
[0016]图4为一实施例的切换信号及相位差的时序图。
[0017]图5为根据本发明第二实施例的锁相回路装置的示意图。
[0018]图6为根据本发明第三实施例的锁相回路装置的示意图。
[0019]图7为一实施例的步骤S290的具体流程图。
[0020]图8为一实施例的设定单元的示意图。
[0021]图9为另一实施例的设定单元的示意图。
[0022]图10为另一实施例的参考信号及反馈信号的时序图。
[0023]其中，附图标记说明如下:
[0024]10 锁相回路装置
[0025]110锁相回路电路
[0026]111相频检测器
[0027]113 电荷泵
[0028]115回路滤波器
[0029]117压控振荡器
[0030]119除频器
[0031]130校正电路
[0032]131控制单元
[0033]133设定单元
[0034]1331 多工器
[0035]1333三角积分调变器
[0036]Rl 电阻
[0037]Cl 电容
[0038]C2 电容
[0039]Sr 参考信号
[0040]Sf 反馈信号
[0041]Sc 控制信号
[0042]Ic 控制电流
[0043]Vc 控制电压
[0044]So输出信号
[0045]Sff开关
[0046]Ns选择信号
[0047]EN切换信号
[0048]t0时间点
[0049]tl时间点
[0050]t2 时间点
[0051]Pe 相位差
[0052]Pl 有效交越点
[0053]P2 有效交越点
[0054]P3 有效交越点
[0055]T 一个周期
[0056]T/2 半个周期
[0057]Sb 设定信号
[0058]SI 设定信号
[0059]S2 设定信号
[0060]S201以中间值设定一控制参数
[0061]S210比较参考信号与反馈信号并根据比较结果产生控制信号
[0062]S220根据控制信号产生控制电流
[0063]S230根据控制电流产生控制电压
[0064]S240根据控制电压产生输出信号
[0065]S250以一反馈系数处理输出信号以得到反馈信号
[0066]S260调变反馈系数
[0067]S270检测参考信号及反馈信号之间的相位差的二有效交越点
[0068]S280根据二有效交越点计算振荡频率
[0069]S290根据振荡频率设定锁相回路电路的控制参数
[0070]S291振荡频率是否小于既定频率？
[0071]S293调整设定值据以重设控制参数
【具体实施方式】
[0072]参照图1，锁相回路装置10，包含:一锁相回路电路110以及一校正电路130。校正电路130适用以校正锁相回路电路110的回路频宽。须注意，本实施例的锁相回路电路110可为目前现有的现有锁相回路或未来发展出具相近功能的电路，熟悉本领域技术者应能了解该些装置的架构与运作方式。
[0073]以单回路为例，锁相回路电路110包括相频检测器111、电荷泵113、回路滤波器115、压控振荡器117以及除频器119。
[0074]相频检测器111、电荷泵113、回路滤波器115、压控振荡器117以及除频器119依序电性连接成一回路。回路滤波器115包括一电阻Rl以及二电容Cl、C2。电荷泵113的输出电性连接至电阻Rl的第一端以及电容C2的第一端。电容Cl电性连接在电阻Rl的第二端与接地之间。电容C2的第二端电性连接至接地。
[0075]图2为根据本发明第一实施例的回路频宽的校正方法的流程图。参照图2，于初始时可以中间值设定一控制参数(步骤S201)。相频检测器111接收一参考信号Sr与一反馈信号Sf。相频检测器111比较参考信号Sr与反馈信号Sf，并根据比较结果产生控制信号Sc (步骤 S210)。
[0076]电荷泵113根据控制信号Sc产生控制电流Ic (步骤S220)。回路滤波器115根据控制电流Ic产生控制电压Vc (步骤S230)。于此，控制电流Ic会对回路滤波器115的电容Cl和C2充放电，因而在电阻Rl的第一端产生控制电压Vc。
[0077]压控振荡器117根据控制电压Vc产生输出信号So (步骤S240)。除频器119以一反馈系数(即，除数)对输出信号So进行除频以得到反馈信号Sf，并将反馈信号Sf回馈至相频检测器111的输入端(步骤S250)。
[0078]在进行回路频宽校正时，校正电路130调变反馈系数以使反馈信号Sf与参考信号Sr解除锁定(步骤S260)。
[0079]在一些实施例中。校正电路130包括一控制单元131、一开关SW及一设定单元133。开关SW跨接在电阻Rl上。控制单元131电性连接至除频器119的输出、开关SW的控制端及设定单元133的控制端。设定单元133电性连接至除频器119的设定端。在校正过程中，控制单元131产生选择信号Ns控制设定单元133的运作，以及产生切换信号EN控制开关SW的运作。
[0080]搭配参照图3，假设在校正执行前，除频器119的除数为NI。开始进行校正(时间点tO)后，设定单元133依据选择信号Ns将除频器119的除数由NI改设定成N2，直到时间点tl再将除数由N2切换回NI。其中，NI不等于N2。其中，时间点tO不同于时间点tl。
[0081]于时间点t2，开关SW根据切换信号EN而导通(ON)使电阻Rl短路，以致使控制电压Vc产生振荡效应。于此，时间点tl不同于时间点t2。但在一些实施例中，时间点tl与时间点t2亦可相同，即除数切换回NI同时开启开关SW。
[0082]接着，搭配参照图4，控制单元131接收参考信号Sr与反馈信号Sf，并开始