，图4的调制器的I比特输出信号so通过反馈路径45被反馈至减法器40的反向输入端。减法器40在该η比特信号Si的最高有效比特(MSB)处将该I比特信号so从η比特信号si中减去。
[0042]减法器40的输出信号在放大块41 (在数字领域中，放大对应于简单的倍增)中由因子k被倍增，并且通过环路滤波器42被滤波。环路滤波器42通常具有传输功能H(Z)。在实施例中，环路滤波器42可以是k阶的低通滤波器。在图4的示例调制器中，该环路滤波器42的阶数决定该调制器的阶数。例如，通过使用4阶低通滤波器作为环路滤波器42，4阶调制器可被实现。虽然放大块41和环路滤波器42在图4中被示为分开的块，在一些实施例中，与环路滤波器42相关联的放大块41也可以是环路滤波器42的一部分。换言之，图4中放大块41和环路滤波器42的分开仅仅是为了便于表示。
[0043]在实施例中，对于如同图3中被用于具有相对较低的信号幅度的信号的第一调制器31的调制器，k可以更大，并且对于如同图3中被用于具有相对较高的信号幅度的信号的第二调制器33的调制器，k可以更小。在一些实施例中，k的较高值可导致关于SNR或SNDR的良好性能，但可导致在较高信号幅度时的不稳定表现。因此，通过对图3的第一调制器31使用k的较高值，对于较低信号幅度，良好的SNR或SNDR性能可被获得。另一方面，在一些实施例中通过对于图3的第二调制器33使用k的较低值，在较高信号幅度时的稳定运行可被实现，同时在一些实施例中，对于较高的信号幅度，关于SNR或SNDR的要求可更宽松。
[0044]环路滤波器42的输出被馈送至量化器(quantisizer)43，量化器43根据来自环路滤波器42输出的信号向输出端46输出逻辑I或逻辑0，并且因此将输入端44处所接收的η比特输入信号si转换成输出信号so，该输出信号so是比特流。
[0045]图4所示的调制器的信号传输功能(STF)等于k*H(Z)/(l+k*H(Z))，并且因此取决于k。如上所述，在一些应用中，无论在设备(比如，图1的设备或图3的设备)中信号是否具有相对小的信号幅度或相对高的信号幅度，亟需具有相同信号传输功能。因此，均衡器(比如，均衡器32)可被用于对该信号传输功能的变化进行补偿。虽然在图3中，均衡器被示为仅耦接至调制器33，在其他实施例中，额外地或可替换地另外的均衡器可被耦接至调制器31。为在其他实施例中实施均衡器32或类似的均衡器，在实施例中，比如上文中所描述的调制器是完全的数字的实施例中，均衡器32所需的操作可以仅是向常规设计程序输入。在呈现的示例中该期望表现是对调制器的不同信号传输功能进行补偿，对于图4的实施示例由如上提及的k*H(Z)/(l+k*H(Z))给定。因此，在此实施例中，两个调制器路径可被提供，其具有相同的信号传输功能，但其在较高信号幅度时可具有不同的SNR或SNDR性能和/或不同的稳定性表现。
[0046]虽然在图1中第一调制器路径和第二调制器路径被示出，并且在图3中以类似方式，包括第一调制器31的第一调制器路径以及包括均衡器32和第二调制器33的第二调制器路径被示出，在其他实施例中多于两个调制器路径可被提供，其可根据信号幅度被选择。就此而言，“包括两个调制器路径的设备”或类似必须被理解为具有该两个调制器路径设备，但其可额外地具有，但不是必要具有，另外的调制器路径(例如，第三调制器路径、第四调制器路径等)。如同在图1中所示的第一调制器路径和第二调制器路径，此其他的调制器路径可基于输入信号与一个或多个阈值的比较，每一个选择性的调制具有不同信号幅度的输入信号。在一些示例中，此多个调制器路径每个可被配置为处理具有不同放大值(比如，图4的放大值k)的信号，该放大值与调制器的环路滤波器相关联。
[0047]图5中，根据实施例说明一种方法的流程图被示出。虽然该方法被呈现为一系列的行为或事件，在该行为或事件所被呈现的顺序不应当被解释为限制。例如，某些事件可以与所示不同的顺序被执行，或者可彼此同时被执行。此外，所呈现的方法可被重复执行，以连续地处理信号。
[0048]在步骤50中，接收将要被调制的信号，例如通过模拟信号的模数转换而获得的η比特数字信号(η>1)。改模拟信号例如可由麦克风或任何其他信号源生成。在其他实施例中，该信号可以是从数字信号源接收的数字信号。
[0049]在步骤51中，调制器路径基于步骤50中所接收的信号的一个或多个特性被选择，例如多个不同调制器路径中的一个可基于输入信号的一个或多个特性选择。例如，该调制器路径可基于输入信号的信号幅度(例如，对于数字输入信号是信号值，或者对于模拟输入信号是该输入信号的振幅)与一个或多个阈值的比较被选择。作为一个示例，该阈值可基于调制器路径的特性被选择。例如，调制器路径中的第一个可具有良好的SNR或SNDR表现，但是在较高信号幅度时可容易表现不稳定。调制器路径中的第二个可在较高信号幅度时具有较高稳定性，但在SNR或SNDR方面较不利。在此示例中，如果输入信号的信号幅度小于阈值，则第一调制器路径被选择。根据该示例，如果输入信号的信号幅度大于阈值，第二调制器路径被选择。该阈值可被选择，从而对于低于该阈值的信号幅度，第一调制器路径提供稳定运行。根据此示例，与第二调制器路径比，第一调制器路径可具有与环路滤波器相关联的较低放大系数。
[0050]在步骤52中，该信号在所选择的调制器路径中被调制，例如被转换成比特流。
[0051]图5的方法例如可在参考图1和图4进行说明的设备中的任一设备中被执行，并且适用于该设备的修改也可应用于该方法。然而，图5的方法的使用并不限于图1-4的设备。
[0052]为了说明到现在为止上文中所讨论的实施例，图9示出了在一些实施例中用于信号的示意性示例。该示例被简化以提供更清晰的表示和理解，并且不应当被解释为限制。例如，在各种实施和实施例中的信号可具有不同于图9中所示的那些的比特宽度、采样率、信号样式等。
[0053]图9中的曲线90表示模拟信号的简单示例，该模拟信号例如可由图1的信号源10或由图2的MEMS 21所产生。如由箭头91所表明，该模拟信号90例如由图1的ADC 11在多个采样点91处进行采样，以形成包括连续的η比特样本93的η比特数字信号。在图9的简化示例中，每个正方形可表示I比特，因此η可以是4。然而，如已进行说明的，η的任何期望值可被使用，例如根据期望的分辨率在从20至24范围内。
[0054]在图9的示例中，如箭头94所表明，该η比特数字信号然后通过调制器(比如，调制器31或调制器33)进行处理，该调制器可被实施为类似图4中示出的调制器。在一些实施例中，这产生了比特流95( S卩，一系列的单个比特)。如图9中所示意性表明的和上文所说明的，过采样可被调制器使用，从而比特流95的采样率可比η比特样本93的采样率高得多。例如，在80-90范围内的过采样系数可被使用。在实施例中，比特流95表示η比特样本93的值。例如，类似常规sigma-delta转换器的表现，η比特样本93的较高值可导致在比特流95中具有值“ I”的比特的数量高于具有值“O”的比特。
[0055]换言之，在一些示例中，第一调制器路径(比如，路径13)的调制器和第二调制器路径(比如，路径14)的调制器(例如，调制器31和33)可被配置为基于由模数转换器(ADC) 11所输出的数字值生成比特流。例如，如图9所示，基于ADC 11的输入端处的模拟信号电平，ADC 11可输出反映该模拟输入信号的值的二进制数。调制器(比如，调制器31和33)每个可被配置为从ADC 11接收此二进制数，并且生成比特流，在该比特流中基于1(1’ s)的相对百分比或0(0’ S)的相对百分比表示该所接收的二进制数的值。以此方式，调制器31或33可类似sigma-delta模数转换器地运行，调制器输出以数字值的相对百分比表示所接收的输入的比特流，不同之处在于输入本身是数字的而不是模拟的，如同常规sigma-delta转换器的情况。
[0056]作为非限制的示例，假定如图9所示的ADC 11输出4位二进制数，该4位二进制数反映从0-15( S卩，从0000-1111)的值。根据该非限制示例，无论调制器路径13和14中的哪个(例如，调制器31或33)被开关15(或34)选择，其均可输出表示该从ADC 11