一种用于减少时钟分配系统的寄生的方法
【专利说明】-种用于减少时钟分配系统的寄生的方法
[0001] 相关申请
[0002] 本申请根据 35U.S.C§ § 119,120, 363, 365,和 37C.F.R. § 1.55和 § 1.78特此要 求提交于2012年10月30日、美国专利申请序列号13/663, 926的优先权和利益，其通过引 用的方式并入本文中。
技术领域
[0003] 本发明设及一种用于减少时钟分配系统的寄生的方法。
【背景技术】
[0004] 已经进行了许多尝试W减少时钟分配系统的合成器寄生发射。对于工作在多个八 度的时钟分配系统的宽带合成器，该问题尤其困难。当使用具有基于集成电路的合成器的 时钟分配系统，减少寄生也比较困难，因为在合成器屏蔽不同元件可能很难或根本不可能。 美国专利号5, 847, 611企图通过修改小数合成器本身W减少寄生。美国专利号6, 081，022 试图通过改善屏蔽W改善时钟分配，W减少寄生。该样的设计可W提供小的改进。美国专 利公开号US2011/0200076试图用毛刺消除方法减少寄生。该种方法是复杂的并在创建后 删除寄生。美国专利号5, 521，533依赖于复杂的方法W减少有两个直接数字频率合成器 值D巧寄生。美国专利号8, 122, 277尝试W与许多市售时钟分配巧片类似的时钟分配巧片 减少寄生。然而，该样的市售的时钟分配巧片无法提供关于如何配置巧片或如何预测分数 寄生输出位置的任何指导。此外，输出小数合成器不是方案的一部分。
【发明内容】
[0005] 一方面提出了用于减少时钟分配系统的寄生的方法。该方法包括；a)提供系统控 制器，b)提供时钟分配系统，包括；主时钟子系统响应于外部参考信号经配置W产生主时 钟信号和一个或多个中间时钟信号、每个是主时钟信号的分数，W及一个或多个小数合成 器、每个响应于所述一个或多个中间时钟信号的一个，每个被配置为基于来自所述系统控 制器的指令生成在从宽范围的可能的输出频率的期望频率的输出信号；C)在其工作前输 入时钟分配系统的特征；d)计算作为小数偏移值函数的整数边界寄生的预期水平来选择 工作的优选区域；e)提供工作的输出信号的所需频率；f)基于在优选的预定区域内的所述 小数偏移值选择整数边界方案；和g)编程所述主时钟子系统和所述一个或多个小数合成 器与所述整数边界方案；和h)根据需要重复步骤e)到g)。
[0006] 在一个实施例中，外部基准信号可具有固定的频率。所述时钟分配子系统的特征 包括整数边界（IB)寄生电平和更高阶的IB寄生电平在一个或W上的小数合成器的典型寄 生电平的工作范围。所述时钟分配子系统的特征包括IB寄生的典型寄生滚降率或更高阶 的IB寄生当所述一个或多个小数合成器被调谐远离IB或更高阶的IB。所述时钟分配子 系统的输入特征包括所述一个或多个小数合成器的典型的环路带宽。所述时钟分配子系统 的输入特征包括由所述主时钟子系统合成的参考时钟信号。所述参考时钟信号具有固定频 率。所述时钟分配子系统的输入特征包括主时钟子系统的M-除法器设置的可实现范围。 所述时钟分配子系统的输入特征包括所述主时钟子系统和所述一个或多个频率合成器的 R-除法器设置的可实现范围。所述时钟分配子系统的输入特征包括所述一个或多个小数合 成器的每个小数除法器的最小限制和最大限制。所述时钟分配系统的输入特征包括所述输 出信号的频率和相位检测器频率的最大公约除法器值的最大限制和最小限制。所述时钟分 配系统的输入特征包括被排除在外的小数除法器的特定整数部分值。所述时钟分配系统的 输入特征包括在所述一个或多个小数合成器的输入的中间时钟频率的最小限制或最大限 审IJ。所述时钟分配系统的输入特征包括在所述一个或多个小数合成器输入的相位检测器时 钟频率的最小限制或最大限制。所述时钟分配系统的输入特征包括具有固定模数的所述一 个或多个小数合成器。所述时钟分配系统的输入特征包括IB寄生或更高阶的IB寄生的最 小寄生电平对于一个或多个小数合成器当其被调谐远离IB或更高阶的IB。所述时钟分配 系统的输入特征包括所述一个或多个小数合成器的小数除法器的允许值。所述时钟分配系 统的输入特征包括一个或多个小数合成器的压控振荡器的频率的最小限制或最大限制。所 述时钟分配系统的输入特征包括在所述一个或多个小数合成器输出的除法器的可用值。
[0007] 另一方面提出了用于减少时钟分配系统的寄生的方法。该方法包括a)提供系统 控制器；b)提供时钟分配系统，包括；主时钟子系统响应于外部参考信号经配置W产生主 时钟信号和一个或多个中间时钟信号、每个是主时钟信号的分数，W及一个或多个小数合 成器、每个响应于所述一个或多个中间时钟信号的一个，每个被配置为基于来自所述系统 控制器的指令生成在从宽范围的可能的输出频率的期望频率的输出信号；C)在其工作前 输入时钟分配系统的特征；d)提供输出信号所希望的工作频率；e)计算所述一个或多个中 间时钟信号的可能候选频率；f)计算所述一个或多个小数合成器的每个的相位检测器的 可能候选频率；g)计算每个候选频率的从最接近的整数边界（IB)的频率偏移；h)计算所 述每个候选频率的输出信号的整数部分和小数部分；i)拒绝所述时钟分配系统的特征的 可接受的范围外的任何候选频率；j)计算每个剩余候选频率所述整数边界寄生的预期水 平；k)如果任何候选频率为整数边界方案，选择该候选频率方案，否则，选择产生整数边界 寄生的最低预期水平的候选频率方案；1)编程主时钟子系统和所述一个或多个小数合成 器与候选频率方案；和m)按需要重复步骤d)到1)。
【附图说明】
[000引从下面的描述的优选实施例和所附的附图，本领域技术人员将了解其它的目的、 特征和优点。
[0009] 图1是示出了典型的时钟分配系统的主要组件的系统框图；
[0010] 图2是示出了本发明的一种用于减少时钟分配系统的寄生的主要步骤的流程图；
[0011] 图3描绘了使用本发明的用于减少时钟分配系统的寄生的一个实施例的减少寄 生示例的图；
[0012] 图4是本发明的用于减少时钟分配系统的寄生的方法的另一个实施例的主要步 骤的流程图；和
[0013] 图5示出在图1中所示的时钟分配系统的预期的寄生电平的输出作为输出频率归 一化到整数边界区间的函数。
【具体实施方式】
[0014] 除了下面公开的优选实施例或实施方案，本发明能够有各种实施例并W各种方式 被实践或被实施。因此，应当理解，本发明并不限于下面描述的或附图中所示的构造和部件 的布置的细节。如果只介绍一个实施例，本文中所描述的权利要求不应限于该实施例。此 夕F，权利要求书中没有被严格限定，除非有明确和令人信服的证据体现一定的排斥、限制或 不要求。
[0015] 常见的，在蜂窝基站的时钟分配系统有单一固定的参考时钟信号fdk，用于不同类 型的多个电路的时钟。图1显示了典型的示例性时钟分配系统14,其包括主时钟子系统16 响应线17的外部参考信号，例如，从外部参考时钟20或类似类型的设备。主时钟子系统 16产生主时钟信号fak_22和一个或多个中间时钟信号、每个为主时钟信号fdk_22的分数，例 女日，打efi-24,打ef2-26,fref广28……frefk-3〇。主时钟子系统16通常包括VCO或时钟信 号发生器18、R除法器32、相位检测器34、整数除法器36和多个M-除法器，例如，M-除法 器ml-37、m2-39、m3-41……址-43,W产生主时钟信号枯广22典型地在固定的频率和中间 时钟信号化efi-24，化ef2-26，化ef3-28......化efk-3〇在各种所需的频率。在一些设计中， 可W使用小数除法器，在而不是主时钟子系统16整数除法器-36W产生输出信号fak-22。 在该个特殊的例子中，时钟分配系统14包括两个小数合成器38和40,如图所示。小数合成 器38包括R除法器40、相位检测器42、VCO或时钟信号发生器44、小数除法器46和整数除 法器48。在该个例子中，小数合成器40包括与小数合成器38的相同的所有元件，所不同的 是它不包括整数除法器48。小数合成器38、40分别产生输出信号化1-64和化2-66。
[0016] 系统控制器68被设计成通过总线71发送和接收控制信号至主时钟子系统16和 小数合成器38、40。小数合成器38、40产生输出信号化1-64和化2-66，基于来自系统控制 器68的命令通过总线线路71从广泛的可能频率选取所希望的频率，在下面进一步详细讨 论。
[0017] 一些主时钟子系统的输出信号如化3-90和化k-92,可W用于数字系统、数据转换 器和类似物的计时，W固定时钟速率。通常情况下，输出信号化3-90、化k-92通过具有M除 法器41、43的整数器分别分割fcik-22而分别得到。在该个例子中化k-92可通过外部除法 器Pk-93可W进一步分开。
[0018] 时钟分配系统14的其他输出信号，在该个例子中，化1-64和化2-66,可W为无线接 收器和发射器提供本地振荡器。合成器38、40的输出，通常被称为无线电路，典型地需要工 作在精确的信道在宽的频率范围，和需要提供低相位噪声和低寄生内容。通常情况下，小数 合成器38、40被用于从不同的中间或参考时钟信号产生宽带输出信号化1-64、化2-66,在本 例中，化efi-24,化ef2-26,分别由M除法器37、39产生。其中示出的ml和m2是整数。在 一些设计中，可W使用整数合成器而不是小数合成器38、40,W产生宽带输出信号化1-64、 的-66。
[0019] 使用单一主时钟基准信号feik-22来获得中间时钟信号frefl-24、fref2-26、 f,ef3-28……frefk-30和输出信号f〇3-9〇、f〇k-92可W在典型地在固定的频率felk-22创建限 制。
[0020] 关于时钟分配系统14的频率规划的常见问题就出现。如果所需的输出频率，在 本实施例中，输出信号化1-64、化2-66的频率，不是其本地参考信号，例如中间时钟信号fufi-24、fuf2-26的整数倍。但是该样的，它必须运行在靠近本地基准信号的谐波或在某些 情况下，接近本地基准信号的某些高阶次谐波。合成器38和/或合成器40通常被称为本 地基准信号的整数边界（IB)或本地基准信号的子谐波的附近整数边界的工作，通常被称 为高阶边界。一阶IB情况可能是最坏的情况，而更高阶的界限通常不太严重。典型的寄生 电平与输出频率归一化到一阶整数边界频率间隔如图4所示。本文所公开的，一阶整数边 界或寄生总体参考整数边界和感兴趣的寄生的所有阶。
[0021] 使用所有的M-除法器是共同的做法，在本实施例中，除法器37、39、41、和43作为 固定除法器，即使是在无线合成器路径。该种方法常常导致频率接近IB，并且可能导致寄生 比想要的大。当时钟分配系统14在IB附近工作时产生的寄生比系统14通常处理时更大， 而且往往是