[0038]系统I的控制器单元5在链路8处耦合至电源电路6的输入端、在链路10处耦合至电源电路6的输出端。控制器单元5还经由链路9耦合至电源电路6以发送控制电源电路6的信号或命令，用于控制电源电路6的各种操作。
[0039]控制器单元5是任选的，并且可以包括任何适当的硬件、软件、固件或任何它们的组合的任何适当的配置，以执行归属于本文的控制器单元5的技术，诸如但不限于实施确定电源电路6的低电位和/或将电源电路6的低电位施加于电源电路6的公共衬底。例如，控制器单元5可包括任何一个或多个微处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或者任何其他等效集成或分立逻辑电路、以及这些部件的任何组合。当控制器单元5包括软件或固件时，控制器单元5进一步包括任何所需的用于存储和执行软件或固件的硬件，诸如一个或多个处理器或处理单元。通常，处理单元可包括一个或多个微处理器、DSP、ASIC、FPGA或者任何其他等效集成或分立逻辑电路、以及这些部件的任何组合。
[0040]如下详细所述，控制器单元5可确定电源电路6的低电位并配置电源电路6，使得电源电路6的低电位被施加于电源电路6的半导体器件的公共衬底。例如，控制器单元5可经由链路8和/或10接收表示电源电路6的低电位的信息。基于经由链路8和/或10接收的信息，控制器单元5可经由链路9向电源电路6提供命令或信号，其使得电源电路6的低电位被施加于电源电路6的半导体器件的公共衬底。
[0041 ] 功率源2可以在链路8上提供具有第一电压或电流电平的电能，并且负载4可以在链路10上接收电源电路6转换的具有第二电压或电流电平的电能。链路8和10表示能够从一个位置向另一个位置传导电能的任何介质。链路8和10的示例包括但不限于物理和/或无线电传输介质，诸如电线、电轨、导气管、双绞线等。链路10在电源电路6和负载4之间提供电耦合，以及链路8在功率源2和电源电路6之间提供电耦合。负载4电耦合至电源电路6，电源电路6电耦合至功率源2。
[0042]在系统I的示例中，可通过电源电路6将功率源2传送的电能的电压或电流电平转换为负载4所使用的AC或DC电压或电流电平。例如，在链路8处，功率源2可以输出以及电源电路6可以接收具有第一 AC或DC电压或电流电平的功率。在一些示例中，控制器单元5可以在链路9上发出使电源电路6将第一 AC或DC电压或电流转换为负载4要求的第二 AC或DC电压或电流电平的命令。在链路10处，电源电路6可以输出以及负载4可以接收被电源电路6转换的功率。负载4可以使用从电源电路6接收的功率来执行功能(例如，对微处理器供电)。
[0043]图2是示出根据本公开一个或多个方面的图1所示示例性系统I的电源电路6的一个示例的框图。在图1的系统I的条件下描述图2。
[0044]在图2的示例中，电源电路6包括两个输入端20A和20B (统称为“输入端20 ”)、两个输出端22A和22B(统称为“输出端22”)以及半导体主体111。半导体主体111被示为在GaN衬底112和公共衬底114上具有GaN器件IlOA和任选的GaN器件I1B (统称为“GaN器件110”)。在图2的示例中，电源电路6的半导体主体111任选地分别通过输入链路24A和24B (统称为“链路24” )和输出链路26A和26B (统称为“链路26” )而连接至输入端20和输出端22。输入端20和/或输出端22中的至少一个经由链路24和26中的至少一个向公共衬底114提供低电位(“V-”)。图2还示出了耦合至电源电路6的链路9，其例如用于从控制器单元5接收用于控制电源电路6的各种功能和操作的信号或命令。
[0045]如链路8的链路8A和8B所示以及如图1所述，输入端20接收从功率源2到电源电路6的功率。如链路10的链路1A和1B所示以及如图1所述，输出端22输出从电源电路6到负载4的功率。
[0046]电位V-可以是电源电路6中节点处的任何特定电位，其由于传导带的弯曲而保持2DEG区域内的电子。在一些示例中，电位V-可以从输入端20或输出端22中的至少一个接收或者通过输入端20或输出端22中的至少一个提供。如本文所使用的，电源电路的节点表示电源电路的任何点，从该点可以进行与半导体主体的衬底的电连接。例如，输入端20和输出端22均表示电源电路6的示例性“节点”。此外，链路24和26可表示电源电路6的节点。电源电路6的其他器件或半导体主体的其他端可以表示附加节点。在一些示例中，节点可包括开关的负载端(例如，GaN开关的源极或漏极段，GaN 二极管的阴极或阳极端等)。
[0047]在其他示例中，如以下图9A所详细描述的，电位V-可以直接施加于公共衬底114，使得朝向AlGaN层远离GaN衬底排斥电子，减少和/或消除GaN器件的电流崩塌。在又一些示例中，电位V-可以是可用于电源电路6的最低电位。在一些示例中，电位V-可以不是可用于电源电路6的最低电位，而可以是足够强大以朝向AlGaN层远离GaN衬底排斥电子的电位。在一些示例中，其等于或小于一个或多个GaN器件的一个或多个负载端处的电位。在其他不例中，电位V-增加从GaN衬底排斥到一个或多个GaN器件的AlGaN层的电子量。
[0048]输入链路24A和24B可提供基本恒定的电位，诸如电位V-。在一些示例中，输入链路24可向一个或多个二极管(未示出)提供基本恒定的电位，诸如电位V-。在其他示例中，输入链路24可向一个或多个二极管(未示出)提供交替的电位，诸如正电位V+和电位V-;然而，二极管可以仅向公共衬底114施加基本恒定的电位V-。在一些示例中，链路24可以是电源电路的节点，其具有特定电位(电位V-)。
[0049]输出链路26A和26B可以提供基本恒定的电位，诸如电位V-。在一些示例中，输出链路26可向一个或多个二极管(未示出)提供基本恒定的电位，诸如电位V-。在其他示例中，输出链路26可向一个或多个二极管(未示出)提供交替的电位，诸如正电位V+和电位V-，而二极管可以仅向公共衬底114施加基本恒定的电位V-。在一些示例中，链路26可以是电源电路的节点，其具有特定电位(电位V-)。
[0050]半导体主体111包括上覆并与公共衬底114相邻的GaN衬底112，并且表示被用于支撑GaN器件(诸如一个或多个GaN器件110)的半导体材料的组合。在一些示例中，半导体主体111可以在公共衬底114上具有一个或多个GaN开关、GaN双向开关、GaN 二极管、非GaN开关、非GaN双向开关、非GaN 二极管等的组合。
[0051 ] 一个或多个GaN器件110可表不一个或多个GaN开关和/或一个或多个GaN双向开关和/或一个或多个GaN 二极管。GaN器件110可位于公共衬底114上。在又一些示例中，GaN器件110可以不位于其半导体结构中的公共衬底上，而是可以通过自身或其它GaN器件位于公共衬底上。在一些示例中，GaN器件110可以具有一个或多个负载端。在其他示例中，一个或多个负载端可以是一个或多个GaN器件的一个或多个漏极端、一个或多个GaN器件的一个或多个源极端、一个或多个GaN器件的一个或多个阴极电极以及一个或多个GaN器件的一个或多个阳极电极。在又一些示例中，GaN器件的电极可以是电源电路具有特定电位(电位V-)的节点。在一些示例中，GaN器件的电极可以是GaN 二极管的阴极电极或GaN开关的源电极中的至少一个。
[0052]GaN衬底112为诸如氮化镓(GaN)的半导体材料。在一些示例中，GaN衬底112可以基本不具有杂质。例如，GaN衬底112可以由GaN材料制成，其具有大于50%的纯GaN。在其他示例中，GaN衬底112可由于掺杂而具有一些杂质。在一个示例中，GaN衬底112可由于从GaN衬底的背侧掺杂而具有磷杂质(2x 1018cm_3)。
[0053]公共衬底114可由一种或多种半导体材料制成，其包括硅(Si)、碳化硅(SiC)、蓝宝石、氧化锌等。在其他示例中，公共衬底114可根据需要具有半导体材料的一层或多层以减小公共衬底114和另一衬底(诸如GaN衬底112)之间的晶格失配。在又一些示例中，公共衬底可具有其他不基于GaN的衬底，其具有其他不基于GaN的器件。在一些示例中，公共衬底114可电親合电源电路的节点，使得该节点施加特定电位，诸如电位V-。在其他示例中，公共衬底114的背侧可具有与一个或多个GaN器件的一个或多个电极中的每一个电隔离的电极。在又一些示例中，电源电路的节点处的特定电位(诸如电位V-)耦合至公共衬底的电极，并且特定电位(例如，电位V-)增加从GaN衬底排斥至AlGaN层的电子量。
[0054]在图2的一些示例中，一个或多个输入端20和/或输出端22可分别通过任选的输入端链路24和任选的输出端链路26电连接至半导体主体111 (例如，半导体主体111的背侧)。在其他示例中，一个或多个输入端20和/或输出端22可电连接至半导体主体111上的一个或多个二极管(未示出)，其分别通过任选的输入端链路24和任选的输出端链路26电连接至半导体主体111的背侧。在又一些示例中，一个或多个二极管(未示出)可与半导体主体111物理分离。在一些示例中，任选的输入端链路24中的一个可具有电位V-并且可以电连接至半导体主体111。在其他示例中，任选的输出端链路26中的一个可具有电位V-并且可以电连接至半导体主体111。在又一些示例中，任选的输入端24或输出端26中的一个可电连接至GaN衬底112和/或公共衬底114(例如，公共衬底114的背侧)。
[0055]根据本公开的技术，控制器单元5可以基于控制器单元5在链路8和10上接收的信息确定电源电路6的电位V-。例如，控制器单元5可接收表示电源电路6的低电位对应于输入端20A的电位的信息。控制器单元5可将电源电路6的低电位施加于公共衬底114。例如，控制器单元5可以使链路24A将输入端20A处的电位V-耦合或链路至公共衬底114。
[0056]在一个示例中，如图1所述的控制器单元5可以确定电源电路的节点处的特定电位(例如，电位V-)等于或小于一个或多个氮化镓(GaN)器件110的一个或多个负载端处的终端电位，其中，一个或多个GaN器件110中的每一个包括在半导体主体111的一个或多个GaN衬底112上，一个或多个GaN衬底112与半导体主体111的公共衬底114的前侧相邻。
[0057]例如，控制器单元5经由链路8和/或10接收表示电源电路6的一个或多个GaN器件110的特定电位(例如，电位V-)的信息。基于经由链路8和/或10接收的信息，控制器单元5可经由链路9向电源电路6提供使电源电路6的电位V-被施加于电源电路6的半导体主体111的公共衬底114的命令或信号。
[0058]控制器单元5可将电源电路的节点处的特定电位施加于半导体主体的公共衬底，使得所施加的特定电位减少半导体主体中的电流崩塌的量。例如，控制器单元5可在电源电路的节点(例如，输入端20、输出端22)处施加特定电位(例如，电位V-)，使得所施加的特定电位(例如，电位V-)减少半导体主体111中的电流崩塌的量。
[0059]在一些示例中，控制器单元5施加特定电位的半导体主体包括一个或多个GaN器件，一个或多个GaN器件包括与半导体主体的公共衬底的前侧相邻的一个或多个GaN衬底，并且电源电路节点处所施加的特定电位等于或小于一个或多个负载端处的电位。换句话说，控制器单元5施加(链路24、26)特定电位(例如，电位V-)的半导体主体111包括一个或多个GaN器件110，一个或多个GaN器件110包括与半导体主体111的公共衬底114的前侧相邻的一个或多个GaN衬底112，并且在电源电路的节点(例如，输入端20、输出端22)处施加的特定电位(例如，电位V-)等于或小于一个或多个GaN器件110的一个或多个负载端(例如，GaN开关的漏极或源极端、GaN 二极管的阴极或阳极)处的电位。
[0060]在一些示例中，控制器单元5可通过将电源电路的输入端的输入电位或电源电路的输出端的输出电位电耦合至公共衬底来在电源电路的节点处施加特定电位。换句话说，控制器单元5可通过将输入端20或输出端22电耦合至半导体主体111的公共衬底114(例如，链路24、26)来施加电位V-。
[0061]在其他示例中，控制器单元5可通过配置一个或多个氮化镓(GaN)器件以将电源电路的输入端的输入电位或电源电路的输出端的输出电位电親合至公共衬底来施加电源电路节点处的特定电位。例如，控制器单元5可通过配置一个或多个GaN器件110以将输入端20或输出端22电耦合至半导体主体111的公共衬底114 (例如，链路24、26)来施加电位V-。
[0062]在又一些示例中，控制器单元5可通过配置一个或多个非氮化镓(GaN)器件以将电源电路的输入端或电源电路的输出端的电位电耦合至公共衬底来施加电源电路节点处的特定电位。例如，控制器单元5可通过配置一个或多个非GaN器件(例如，二极管、开关、双向开关等)以将输入端20或输出端22电耦合至半导体主体111的公共衬底114 (例如，链路24、26)来施加电位V-。
[0063]GaN器件110可依赖于GaN衬底和公共衬底(例如，硅(Si)衬底、碳化硅(SiC)衬底或由显示出与Si或SiC类似的电和化学特性的材料制成的其他类似类型的衬底)的组合，以相对于其他类型的半导体器件增加该半导体器件的性能而不增加成本。然而，半导体器件(诸如依赖于GaN衬底和公共衬底的组合的GaN器件110)会经受异常高速的陷阱。高速陷阱可使基于GaN的半导体器件无效且不能用作高电子迀移率场效应晶体管(HEMT)。例如，基于GaN的半导体器件中的电流崩塌可使GaN器件110的Rdsqn增加100倍，并且实际上使得GaN器件110不能用于大多数HEMT应用。然而，通过向公共衬底施加电位V-来排斥电子远离半导体主体111的公共衬底114的背侧，可以减小和/或消除GaN器件110中的电流崩塌。通过减小和/或消除GaN器件110中的电流崩塌，电源电路6可通过自身或半导体主体111的公共衬底上的其他GaN器件将GaN器件110用作高电子迀移率晶体管(HEMT) ο在一些示例中，减少和/或消除GaN器件110中的电流崩塌还可以显著减少和/或消除&_的增加。
[0064]图3是示出作为图2的电源电路6的一个示例的单相整流器的示例的框图。在图3的示例中，如上面参照图1和图2所描述的，电源电