冗余时钟转变容限锁存电路的制作方法
【专利说明】冗余时钟转变容限锁存电路
[0001]本申请要求2014年4月29日递交的美国专利申请US12/265，097的优先权，将其全部合并在此作为参考。
技术领域
[0002]本发明的实施例总体上涉及电子硬件和操作电子硬件的方法，更具体地涉及一种锁存电路和操作锁存电路的方法。
【背景技术】
[0003]电路中的功耗是重要的性能度量。例如，对于诸如微处理器和智能卡之类的低功率嵌入式设备，减小功耗对于设备的性能是重要的。数字设备的冗余时钟转变(redundantclock transit1n)引起的动态功耗可能占数字设备的总功耗的主要部分。具体地，锁存电路的内部节点的充电和放电导致了不必要的功耗，其中对于连续时钟周期，锁存电路中的输入数据具有相同的状态。例如，由冗余时钟转变引起的动态功耗可能占锁存电路功耗的约50%。冗余时钟转变对功耗的减小可以减小锁存电路的总功耗，并且改进锁存电路的功率效率。因此，需要减小由锁存电路中的冗余时钟转变引起的功耗。
【发明内容】
[0004]描述了锁存电路和操作锁存电路的方法的实施例。在一个实施例中，一种锁存电路包括:输入端子，配置为接收输入数据信号；开关单元，配置为控制输入数据信号的施加；第一反相器电路，与所述开关单元相连，其中所述第一反相器电路包括第一交叉耦合反相器对；以及第二反相器电路，通过所述开关单元与所述第一反相器电路相连。所述第二反相器电路包括第二交叉耦合反相器对和两个晶体管装置。第二交叉耦合反相器对的每一个反相器通过相应晶体管装置与电压轨相连。两个晶体管装置各自与位于开关单元和第一反相器电路或第二反相器电路之间的节点相连。锁存电路实现了数据相关功率门控(gating)，以减小或消除由锁存电路内的冗余时钟转变引起的动态功耗。还描述了其他实施例。
[0005]在实施例中，一种锁存电路包括:输入端子，配置为接收输入数据信号；开关单元，配置为控制输入数据信号的施加；第一反相器电路，与所述开关单元相连，其中所述第一反相器电路包括第一交叉耦合反相器对；以及第二反相器电路，通过所述开关单元与所述第一反相器电路相连。所述第二反相器电路包括第二交叉耦合反相器对和两个晶体管装置。第二交叉耦合反相器对的每一个反相器通过相应晶体管装置与电压轨相连。两个晶体管装置各自与位于开关单元和第一反相器电路或第二反相器电路之间的节点相连。
[0006]在实施例中，锁存电路包括配置为接收输入数据信号的输入端子、开关单元、第一反相器电路和第二反相器电路。开关单元包括:第一反相器，配置为根据输入数据信号产生输入数据信号的反相信号；与第一反相器相连的第二反相器，配置为产生输入数据信号的非反相信号；第一极性的第一组开关晶体管，其中第一组晶体管与第一和第二反相器相连；以及相反的第二极性的第二组开关晶体管。第一反相器电路与第一组和第二组开关晶体管相连，并且包括第一交叉耦合反相器对。第二反相器电路通过第二组开关晶体管与第一反相器电路相连。第二反相器电路包括第二交叉耦合反相器对和两个晶体管装置。第二交叉耦合反相器对的每一个反相器与低电压轨相连，并且通过相应晶体管装置与高电压轨相连。两个晶体管装置的栅极端子交叉连接至第二组开关晶体管的漏极端子或源极端子。
[0007]在实施例中，一种操作锁存电路的方法包括:在锁存电路处接收输入数据；以及如果针对锁存电路的连续时钟周期输入数据是不同的，则对锁存电路的交叉耦合反相器对的输入节点进行放电或充电。
【附图说明】
[0008]根据结合附图的作为本发明远离的示例描述的以下详细描述，本发明实施例的其他方面和优势将变得清楚明白。
[0009]图1是根据本发明实施例的锁存电路的示意性方框图。
[0010]图2描述了图1所示的锁存电路的实施例。
[0011]图3描述了图1所示的锁存电路的另一个实施例。
[0012]图4描述了图1所示的锁存电路的另一个实施例。
[0013]图5示出了图4的锁存电路处于低相位时钟信号阶段。
[0014]图6示出了图4的锁存电路处于时钟信号的上升沿。
[0015]图7示出了图4的锁存电路处于活动保持状态。
[0016]图8示出了图3的锁存电路处于保持状态。
[0017]图9示出了图3和图4所示的锁存电路的信号的一些示例。
[0018]图10是说明了根据本发明实施例的操作锁存电路的方法的流程图。
[0019]贯穿说明书，类似的参考数字可以用于表示类似的元件。
【具体实施方式】
[0020]应该易于理解的是这里通常描述并且在附图中说明的实施例的部件可以按照多种不同的结构来设置和设计。因此，如在附图中所示的各种实施例的以下详细描述并非意欲限制本发明的范围，相反只是各种实施例的表示。尽管在附图中展示了实施例的各个方面，除非另有说明，附图不必按比例绘制。
[0021]认为所述实施例在所有方面都只是说明而非限制。因此，本发明的范围由所附权利要求而非详细描述限制。落在权利要求等价物的意思和范围内的所有改变都包括在本发明的范围内。
[0022]贯穿说明书对于特征、优势或类似语言的参考并非暗示可以利用本发明实现的所有特征和优势应该在任意单独的实施例中。相反，对于特征和优势的参考应该理解为意味着在至少一个实施例中包括结合实施例描述的特定特征、优势或特性。因此，贯穿该说明书，对于特征优势的讨论和类似语言可以但是也不必表示相同的实施例。
[0023]另外如上所述，本发明的所述特征、优势和特征可以在一个或多个实施例中按照任意合适的方式进行组合。本领域普通技术人员应该理解的是:根据这里的描述，可以在不包括具体实施例的一个或多个特定特征或优势的情况下实现本发明。在其他示例中，在特定的实施例中可以存在并非在本发明的所有实施例中存在的附加特征和优势。
[0024]贯穿该说明书对于“一个实施例”、“实施例”或类似语言的参考意味着在至少一个实施例中包括结合所示实施例描述的具体特征、结构或特点。因此，贯穿该说明书中的短语“在一个实施例中”、“在实施例中”和类似语言可以但并非必须指代相同的实施例。
[0025]图1是根据本发明示例的锁存电路100的示意性方框图。在图1所示的实施例中，锁存电路包括输入端子102、开关单元104、第一反相器电路106、第二反相器电路108和输出端子110。锁存电路可以在各种应用中使用，例如汽车应用、通信应用、工业应用、医疗应用、计算机应用和/或消费品或家电应用。锁存电路可以在基板中实现，例如半导体晶片或印刷电路板(PCB)。在实施例中，在低功率芯片上系统(SoC)中包括了锁存电路。例如，可以在低功率密码SoC中包括所述锁存电路。尽管在图1中示出了锁存电路包括一些部件，在一些实施例中锁存电路包括或多或少的部件来实现或多或少的功能。例如，锁存电路可以包括时钟源或电压源。
[002