内部整合电路接口装置及其信号产生方法
【技术领域】
[0001]本发明是有关于一种串列通讯总线，且特别是有关于一种内部整合电路接口装置及其信号产生方法。
【背景技术】
[0002]随着半导体制程技术的进步，现有的电子装置已可以稳定的在高频率的时脉信号的配合下进行操作。相对应的，在电子装置间的数据传输动作中，为了有效节省电子装置间数据传输导线的布线面积，所谓的串列的数据传输接口逐渐成为一种趋势。其中，内部整合电路(Inter-1ntegrated circuit ；I2C)即为一种常用的串列数据传输接口。
[0003]内部整合电路是一种使用多主从架构的串列通讯总线，特性是使用双向开放漏极(Open Drain)架构的缓冲器以透过数据线与时脉线来进行数据的传收。现有的内部整合电路设置有拉升电阻用来拉升数据线或时脉线上电压电位，但既有的内部整合电路拉升电压电位的时间慢，在内部整合电路进行标准模式(Standard-mode)或快速传输模式(Fastmode)时，会因数据线与时脉线中至少其中之一的信号转态不够快，从而影响到信号传输的稳定度或无法提升速率，并进而降低所属系统的整体效益。而高速传输模式(HS mode)虽能达到高速率，却需要额外特殊的电能开销。
【发明内容】
[0004]本发明提供一种内部整合电路接口装置及其信号产生方法，其可提升内部整合电路接口信号传输的准确度。
[0005]本发明的内部整合电路接口装置包括逻辑信号产生电路以及拉高电路。逻辑信号产生电路产生第一逻辑信号以及第二逻辑信号，其中第一逻辑信号由第一逻辑电位转态至第二逻辑电位的第一转态时间点与第二逻辑信号由第一逻辑电位转态至第二逻辑电位的第二转态时间点具有时间差。拉高电路耦接数据线以及时脉线，拉高电路在第一转态时间点以及第二转态时间点间提供第一驱动电流以拉高数据线及时脉线的其中之一的一第一选中信号线的电压电位，并在第二转态时间点后提供第二驱动电流以维持第一选中信号线的电压电位，其中第一驱动电流大于第二驱动电流。
[0006]在本发明的一实施例中，上述第一选中信号线为时脉线时，第一逻辑信号具有周期性产生的多数个第一转态点。
[0007]在本发明的一实施例中，上述第一选中信号线为数据线时，第一逻辑信号的第一转态点依据一被传送数据而产生。
[0008]在本发明的一实施例中，其中第一逻辑电位为逻辑低电位，第二逻辑电位为逻辑高电位。
[0009]在本发明的一实施例中，上述拉高电路包括第一电流源、开关以及第二电流源。第一电流源提供第一驱动电流。开关耦接在第一选中信号线以及第一电流源间，开关在第一转态时间点及第二转态时间点间被导通。第二电流源耦接第一选中信号线并提供第二驱动电流至第一选中信号线。
[0010]在本发明的一实施例中，上述逻辑信号产生电路更产生控制信号，所述控制信号在第一转态时间点及第二转态时间点间具有一脉波，逻辑信号产生电路提供控制信号至开关以控制开关被导通或断开。
[0011]在本发明的一实施例中，第一电流源包括第一电阻，串接在参考电压以及开关间，第二电流源包括第二电阻，串接在参考电压以及第一选中信号线间，其中第一电阻的电阻值小于第二电阻的电阻值。
[0012]在本发明的一实施例中，逻辑信号产生电路更产生第三逻辑信号以及第四逻辑信号，其中第三逻辑信号由第一逻辑电位转态至第二逻辑电位的第三转态时间点与第四逻辑信号由第一逻辑电位转态至第二逻辑电位的第四转态时间点具有时间差，拉高电路在第三转态时间点以及第四转态时间点间提供第三驱动电流以拉高数据线及时脉线的其中的另一的第二选中信号线的电压电位，并在第四转态时间点后提供第四驱动电流以维持第二选中信号线的电压电位，其中，第三驱动电流大于第四驱动电流。
[0013]本发明实施例提供一种内部整合电路接口的信号产生方法，包括，产生第一逻辑信号以及第二逻辑信号，其中第一逻辑信号由第一逻辑电位转态至第二逻辑电位的第一转态时间点与第二逻辑信号由第一逻辑电位转态至第二逻辑电位的第二转态时间点具有时间差。在第一转态时间点以及第二转态时间点间提供第一驱动电流以拉高数据线及时脉线的其中之一的第一选中信号线的电压电位。在第二转态时间点后提供第二驱动电流以维持第一选中信号线的电压电位。其中，第一驱动电流大于第二驱动电流。
[0014]综上所述，本发明提供一种内部整合电路接口装置及其信号产生方法。所述内部整合电路接口装置的拉高电路在不同的时间点间提供对应的驱动电流，在需要拉高选中信号线的电压电位时提供大于第二驱动电流的第一驱动电流，使选中信号线的电压电位能被快速拉高。当电压电位已拉高，只需维持选中信号线的电压电位时，则提供第二驱动电流，使选中信号线的电压电位可被稳定维持。从而，可增加内部整合电路接口信号传输的准确度。
[0015]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
【附图说明】
[0016]图1是本发明一实施例的内部整合电路接口装置的示意图。
[0017]图2是本发明一实施例的内部整合电路接口装置的时序图。
[0018]图3是本发明另一实施例的内部整合电路接口装置的示意图。
[0019]图4是本发明另一实施例的内部整合电路接口装置的示意图。
[0020]图5是本发明另一实施例的内部整合电路接口装置的示意图。
[0021]图6是本发明另一实施例的内部整合电路接口装置的时序图。
[0022]图7是本发明一实施例的内部整合电路接口的信号产生方法的流程图。
[0023]附图标记说明
[0024]110、410:逻辑信号产生电路
[0025]120:拉高电路
[0026]121:第一电流源
[0027]123:第二电流源
[0028]125:第二电流源
[0029]127:第四电流源
[0030]130、140:下拉电路
[0031]TR1、TR2:晶体管
[0032]I1:第一驱动电流
[0033]12:第二驱动电流
[0034]13:第三驱动电流
[0035]14:第四驱动电流
[0036]0UT_1、0EJ_1、0UT_2、0EJ_2:逻辑信号
[0037]PULSE_1:脉波
[0038]Rl:第一电阻
[0039]R2:第二电阻
[0040]R3:第三电阻
[0041]R4:第四电阻
[0042]S710、S720、S730:步骤
[0043]SCL:信号线
[0044]SDA:数据线
[0045]SRPULL_1:控制信号
[0046]SW1、SW2:开关
[0047]Tl:第一转态时间点
[0048]T2、T5:时间点
[0049]Τ3:第二转态时间点
[0050]Τ4:第三转态时间点
[0051]Τ6:第四转态时间点
[0052]Vref:参考电压
【具体实施方式】
[0053]现将详细参考本发明的较佳实施例，在附图中说明所述较佳实施例的实例。另外，凡可能之处，在图式及实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。
[0054]请参照图1，图1是本发明一实施例的内部整合电路接口装置的示意图。内部整合电路接口装置