7为电荷栗偏置 电流、Vb4和V Β5为电荷栗偏置电压、NMOS管M e5、NMOS管Mra为校准控制信号V ε+和校准控制 信号Ve控制的电荷栗开关管、Ce为电荷栗电容，失调校准电路的输出信号V Α+和输出信号 Va分别反馈到预放大电路负载管^和负载管^的衬底。整个电路中除了负载管M5和负载 管M 4的衬底以外，其余所有NMOS管的衬底都连接到地、所有PMOS管的衬底都连接到电源电 压。双相非交叠时钟Φ i和双相非交叠时钟Φ 2为双相非交叠时钟；双相非交叠时钟φ ip 的下降沿领先于双相非交叠时钟φ 1的下降沿；双相非交叠时钟φ 略微落后于双相非交 叠时钟φ的校准时钟中CAL为双相非交叠时钟φ 2D的反相时钟，并在双相非交叠时钟Φ 2D 的低电平期间有一段时间被拉到低电平用于校准；校准采样时钟φ es为双相非交叠时钟 ? ?的同频时钟，其上升沿采样校准时钟φ咖:的校准输出。整个电路的工作情况如下。
[0026] 当双相非交叠时钟和双相非交叠时钟φ lP为高电平时，开关S1、开关S2、开关 S3、开关S4、开关S5、开关S6闭合、开关S 7、开关S8、开关S9、开关S1。断开，这时输入信号V ΙΝ+ 和信号Vin分别对电容C i和电容C 2充电、参考信号V REF+和参考信号V REF分别对电容C 4和 电容C3充电。双相非交叠时钟Cp1P比双相非交叠时钟f I提前跳变为低电平，让开关s5、 开关S6领先与开关S i、开关S2、开关S3、开关S4断开，从而让电容C i、电容C2、电容C3、电容 C4的右极板悬空，实现电荷锁定。当双相非交叠时钟Φ 1跳变为低电平后，电容C1、电容C2、 电容C3、C 4上存储的电荷分别为（假设电容的容值都为C):
[0027]
[0028] 当双相非交叠时钟Φ -跳变为高电平后，电容C1、电容C2、电容C3、电容(：4的电荷进 行重新分配，此时电容C 1、电容C2、电容C3、电容C4上存储的电荷分别为：
[0029]
[0030] 由于电容C1、电容C2、电容C3、电容C 4的右极板悬空，根据电荷守恒原理可知：
[0031]
[0032] 由此可得到预放大电路的差分输入电压为：
[0033]
[0034] 这个差分电压经过预放大电路放大后，交由锁存输出电路。
[0035] 锁存输出电路的工作分为两个过程：锁存输出过程和校准过程。
[0036] 1)双相非交叠时钟Φ 2:和双相非交叠时钟φ a为高电平的期间为锁存输出过程， 此时校准时钟Φ ?为低电平，开关管M8关断。锁存电路输入管M 6、锁存电路输入管M7和正 反馈负载Μ9、负载M1。将预放大电路的输出迅速放大为锁存输出数字信号V。 1+和数字信号 V131。由于双相非交叠时钟Φ 2d为高电平，与门61、与门62开启，并将锁存输出信号￥。1+和锁 存输出信号V tn输出为比较器输出信号V。+和输出信号V。。
[0037] 2)双相非交叠时钟φ 2和双相非交叠时钟Φ 2D为低电平的期间为校准过程，此时 预放大电路的正负输入νχ+和正负输入Vx都接到共模电平ν εΜ，预放大电路的输入信号即输 入失调电压。校准时钟Φ弧先为高电平，开关管M8导通，PMOS管M i、PM0S管M2、PM0S管Μ3、 PMOS 管 M4、PMOS 管 M5、PMOS 管 M6、PMOS 管 M7、NMOS 管 Ms、NMOS 管 M9、NMOS 管 M1。形成两级 放大电路对输入失调电压进行放大。然后校准时钟Φ ?变为低电平，开关管M8关断，输入 失调电压被迅速放大为数字信号VM+和数字信号V Μ，并通过触发器G3、触发器64被校准采 样时钟φ ?采样得到校准控制信号Ve+和校准控制信号V e。随后校准时钟爭?再次变为 高电平，为后面比较器对正常的输入信号放大做准备。
[0038] 失调校准电路的偏置管Mm和失调校准电路的偏置管M "提供相等的偏置电流，开 关管Me5和开关管M ε6在校准控制信号V ε+和信号V ε的控制下交替打开，让上下偏置电流分 别对电容Ce充放电产生电荷栗输出电压V PUMP。此电压与参考电压Vb2通过差分放大电路放 大后产生调整电压VA+和电压V A，用来调整预放大电路负载管M4和负载管M 5的衬底电压， 从而形成比较器失调校准的负反馈回路。
[0039] 当比较器产生正的输入失调电压，即Vx+高于Vx时，在校准阶段比较器会产生高电 平V e+和低电平Ve。这时电荷栗对电容(^充电让电荷栗输出电压Vpump升高，进而让校准电 压V a升高、校准电压V Α+降低。通过这种对负载管M 4和负载管M 5衬底电压的调整，会影响 他们的阈值电压，从而导致预放大电路负载反方向的失配，从而抵消输入失调电压。当环路 稳定后，校准控制信号V e+和校准控制信号Ve会输出交替的高低电平，电荷栗输出电压Vpump 趋于稳定。当比较器产生负的输入失调电压时，环路仍然按照上述过程向反方向调整。
[0040] 图4a和4b给出了比较器工作在IOOMHz时的仿真波形。其中图4 (a)为存在+IOmV 输入失调电压的情况，由于输入失调的影响，起初Vc+始终输出高电平，电荷栗输出电压Vpump 不断升高，失调调整电SVa升高、失调调整电压VA+降低。当失调校准完成后，Vpump在一个 稳定电压附近小幅波动，而失调调整电压V a与失调调整电压V A+也在一个稳定的压差附近 小幅波动，Vc+交替输出高低电平。图4(b)为存在-IOmV输入失调电压的情况，可以看到在 经历了相似的调整过程后，环路实现稳定。
【主权项】
1. 一种模数转换器中开关电容比较器电路，其特征在于：包括开关电容电路、预放大 电路、锁存输出电路、失调校准电路；所述开关电容电路连接所述预放大电路的输入端，所 述锁存输出电路连接所述预放大电路的输出端，所述失调校准电路与预放大连路相连接。2. 根据权利要求1所述的一种模数转换器中开关电容比较器电路，其特征在于：包括 双相非交叠时钟卬IV双相非交叠时钟<P 双相非交叠时钟f2./双相非交叠时钟爭2D、 校准时钟染e?.、校准采样时钟fcs，双相非交叠时钟Cp1和双相非交叠时钟f2为双相非 交叠时钟，双相非交叠时钟CptP的下降沿略微领先于双相非交叠时钟<P!的下降沿，双相 非交叠时钟211整体略微落后于双相非交叠时钟,:2,校准时钟淨m为双相非交叠时钟 爭?的反相时钟、并在双相非交叠时钟(P的低电平期间有一段时间被拉到低电平用于校 准，校准采样时钟爭为双相非交叠时钟f的同频时钟、其上升沿采样校准时钟Cf) _.的 校准输出。3. 根据权利要求1或2所述的一种模数转换器中开关电容比较器电路，其特征在于： 在开关电容电路对输入信号进行采样的期间，插入一段失调校准时间，在校准时间段里，锁 存输出电路将预放大电路的输入失调电压放大产生校准控制方波信号，并通过失调校准电 路反馈调整预放大电路负载管的阈值电压，从而实现输入失调电压的抵消，整个电路中除 了负载管M5和负载管M4的衬底以外，其余所有NMOS管的衬底都连接到地、所有PMOS管的 衬底都连接到电源电压。4. 根据权利要求1所述的一种模数转换器中开关电容比较器电路，其特征在于：所述 预放大电路，包括尾电流偏置电流管I、尾电流偏置电压VB1、输入差分管M2、输入差分管M3、 二极管连接的负载管M4、二极管连接的负载管仏，在开关电容电路对输入信号进行采样的 期间，差分输入Vx+和Vx均接到共模电平VeM，相当于等效输入预放大电路的输入失调电压， 负载管M4、负载管仏的阈值电压可根据输入失调电压的情况实时调整，以抵消输入失调电 压的影响，实现失调电压校准。5. 根据权利要求1所述的一种模数转换器中开关电容比较器电路，其特征在于：所述 锁存输出电路，包括输入放大管M6、输入放大管M7、开关管Ms、正反馈连接的负载管M9、正反 馈连接的负载管I。、与门Gi、与门G2、D触发器G3、D触发器G4，在开关电容电路对输入信号 进行采样即双相非交叠时钟i和双相非交叠时钟中ip为高电平的期间，校准时钟9 ^提 供一段校准输出时间，负载管仏在其控制下将输入失调电压放大为数字信号，并由校准采 样时钟￥ ?采样输出为校准控制信号VeJPVe，当双相非交叠时钟CP为高电平时，对输入 信号的正常比较结果通过与门A、与门G2后产生为比较器输出信号V。+和输出信号V。。6. 根据权利要求1所述的一种模数转换器中开关电容比较器电路，其特征在于：所述 失调校准电路，包括尾电流偏置管Mei、尾电流偏置电压VB3、输入差分管Me2、输入差分管MC3、 校准参考电压VB2、负载电阻Rei、负载电阻Re2、电荷栗偏置电流管Me4和电荷栗偏置电流管 M"、电荷栗偏置电压VB4和电荷栗偏置电压VB5、电荷栗开关管Me5、电荷栗开关管Mra、电荷栗 电容Ce，偏置管Me4和偏置管M"提供相等的偏置电流，开关管Me5和开关管Me6在校准控制 信号Ve+和校准控制信号Ve的控制下交替打开，让上下偏置电流分别对电容Ce充放电产生 电荷栗输出电压VPUMP，电荷栗输出电压VPUM#P校准参考电压VB2经过比较放大后产生校准输 出信号VA+和校准输出信号VA并分别反馈到预放大电路负载管M5和负载管M4的衬底，实现 输入失调电压校准。
【专利摘要】本发明公开一种模数转换器中开关电容比较器电路，其特征在于：包括开关电容电路、预放大电路、锁存输出电路、失调校准电路；所述开关电容电路连接所述预放大电路的输入端，所述锁存输出电路连接所述预放大电路的输出端，所述失调校准电路与预放大连路相连接。本发明此校准技术不会在比较器的信号节点上引入任何寄生参数，可以提高比较器的响应速度，适合于高速ADC的应用场合。
【IPC分类】H03M1/38
【公开号】CN105119602
【申请号】CN201510542441
【发明人】严伟, 廖浩勤
【申请人】西安启微迭仪半导体科技有限公司
【公开日】2015年12月2日
【申请日】2015年8月28日