具有高速共模反馈的差分放大器的制造方法
【技术领域】
[0001]本发明涉及差分放大器，且更特定地说涉及一种具有高速共模反馈的差分放大器。
【背景技术】
[0002]差分放大器是放大差分输入信号的熟知电路。差分放大器用于许多应用且具有多种优点，例如与单端放大器相比，对电源噪声具有免疫力，且动态范围是单端放大器的两倍高。在一个应用中，差分放大器用于开关电容器电路中。
[0003]放大开关电容器电路的输出的一个问题是，许多开关断开及闭合，且此类断开及闭合的开关可在输出中造成强而突然的短脉冲干扰(glitch)，其中例如逻辑高信号瞬间下降到逻辑低信号。短脉冲干扰将共模分量引入到自开关电容器电路输出的信号中，所述短脉冲干扰可实质上限制差分放大器的性能。结果，需要一种可减小短脉冲干扰对自开关电容器电路输出的信号的影响的差分放大器。
【发明内容】
[0004]本发明提供一种减小共模波动的影响的差分放大器。本发明的差分放大器包含:差分对级，其用于接收一对输入差分信号且放大所述对输入差分信号以在一对放大器级输出处形成一对经放大差分信号。差分放大器还包含驱动器级，其响应于所述对经放大差分信号而驱动一对输出差分信号。驱动器级连接到差分对级。此外，差分放大器包含连接到差分对级及驱动器级的共模反馈级。共模反馈级包含RC感测电路，其响应于所述对输出差分信号而产生经测量共模电压。共模反馈级还包含差分对电路，其响应于经测量共模电压的量值与参考共模电压的量值之间的差而改变第一差分对电流及第二差分对电流。差分对电路连接到RC感测电路。此外，共模反馈级包含控制电路，其用于汲取差分对电流的第一部分且响应于第一差分对电流的第一部分的量值而改变所述对输出差分信号。控制电路连接到驱动器级及差分对电路的。此外，共模反馈电路包含下拉电路，其在经测量共模电压及参考共模电压的量值相等时汲取第一差分对电流的第二部分。下拉电路用于在经测量共模电压的量值大于参考共模电压的量值时减小由控制电路汲取的第一差分对电流的第一部分且增加由下拉电路汲取的第一差分对电流的第二部分。下拉电路连接到控制电路。
[0005]本发明的替代实施例的差分放大器包含差分对级，其具有第一输入晶体管、第二输入晶体管及连接到第一及第二输入晶体管的尾电流晶体管。第一及第二输入晶体管用于接收一对输入差分信号且放大所述对输入差分信号以在一对放大器级输出处形成一对经放大差分信号。差分放大器还包含共模反馈电路，其响应于由所述对输入差分信号的共模分量引起的经放大差分信号的增加而上拉输入到尾电流晶体管的电压，且响应于由所述对输入差分信号的共模分量引起的经放大差分信号的降低而下拉输入到尾电流晶体管的电压。共模反馈电路连接到尾电流晶体管及所述对放大器级输出。差分放大器进一步包含驱动器级，其响应于所述对经放大差分信号而驱动一对输出差分信号。驱动器级连接到差分对级。此外，差分放大器包含连接到差分对级及驱动器级的共模反馈级。共模反馈级包含RC感测电路，其响应于所述对输出差分信号而产生经测量共模电压。共模反馈级还包含差分对电路，其响应于经测量共模电压的量值与参考共模电压的量值之间的差而改变第一差分对电流及第二差分对电流。差分对电路连接到RC感测电路。此外，共模反馈级包含控制电路，其响应于第一差分对电流的量值而改变所述对输出差分信号。控制电路连接到驱动器级及差分对电路。
[0006]本发明还包含一种操作差分放大器的方法。所述方法包含接收一对输入差分信号且放大所述对输入差分信号以在一对放大器级输出处形成一对经放大差分信号。所述方法还包含响应于所述对经放大差分信号而驱动一对输出差分信号。此外，所述方法包含响应于所述对输出差分信号而产生经测量共模电压，及响应于经测量共模电压的量值与参考共模电压的量值之间的差而改变第一差分对电流及第二差分对电流。此外，所述方法包含当经测量共模电压及参考共模电压的量值相等时汲取第一差分对电流的第一部分及第二部分。所述方法还包含当经测量共模电压的量值大于参考共模电压的量值时增加所汲取的第一差分对电流的第一部分且减小所汲取的第一差分对电流的第二部分。所述方法进一步包含响应于第一差分对电流的第一部分的量值而改变所述对输出差分信号。
[0007]通过参考以下详述及陈述其中使用本发明的原理的说明性实施例的附图，将获得对本发明的特征及优点的更好理解。
【附图说明】
[0008]图1是说明根据本发明的差分放大器100的实例的示意图。
【具体实施方式】
[0009]图1展示说明根据本发明的差分放大器100的实例的示意图。如下文更详细地描述，差分放大器100响应于输出差分信号中的共模分量而快速改变输出差分信号，以及响应于输入差分信号中的共模分量而快速改变经放大输入差分信号。此外，差分放大器100隔尚输入偏压电压以消除输入偏压电压中的低频分量。
[0010]如图1中所示，差分放大器100包含差分对级110，其在一对差分输入112及114处接收一对输入差分信号INP及INN，且放大所述对输入差分信号INP及INN以在一对放大器级输出116及118处形成一对经放大差分信号AINP及AINN。
[0011]差分对级110可以多种方式实施。在本实例中，差分对级110包含一对NMOS输入晶体管Ml及M2、一对NMOS堆叠晶体管M3及M4以及一对电流源Il及12。差分对级110还包含NMOS尾电流晶体管MO及开关SWl。
[0012]MOS晶体管包含三个端子:栅极、源极及漏极。NMOS输入晶体管Ml的栅极连接到输入112，而NMOS输入晶体管M2的栅极连接到输入114。NMOS输入晶体管Ml及M2的源极连接在一起。NMOS输入晶体管Ml的漏极连接到NMOS堆叠晶体管M3的源极，NMOS堆叠晶体管M3的漏极连接到输入电流源Il及放大器级输出116。类似地，NMOS输入晶体管M2的漏极连接到NMOS堆叠晶体管M4的源极，NMOS堆叠晶体管M4的漏极连接到输入电流源12及放大器级输出118。
[0013]NMOS堆叠晶体管M3及M4的栅极连接到使NMOS堆叠晶体管M3及M4偏压的偏压电压VCAS。偏压电压VCAS比输入差分信号INP及INN的平均电压高大约300毫伏。以级联方式连接的NMOS堆叠晶体管M3及M4增加增益，且维持NMOS输入晶体管Ml及M2的漏极上的恒定电压。
[0014]NMOS尾电流晶体管MO具有连接到所述对NMOS输入晶体管Ml及M2的共源极节点的漏极、栅极及连接到接地的源极。此外，开关SWl连接在NMOS堆叠晶体管M3及M4的漏极之间，其也介于放大器级输出116与放大器级输出118之间。
[0015]在本实施例中，差分放大器100还包含连接到差分对级110的隔离电路120。电路120接收输入偏压电压VB，实质上消除输入偏压电压VB中的任何低频分量以形成稳定的恒定偏压电压VF，且将恒定偏压电压VF输出到NMOS尾电流晶体管MO。
[0016]在本实例中，隔离电路120是用开关SW3、开关SW4及旁路电容器C5实施。开关SW3连接在偏压电压源与节点122之间，而开关SW4连接在节点122与NMOS尾电流晶体管MO的栅极之间。旁路电容器C5继而连接在节点122与接地之间。此外在本实例中，偏压电压源是用NMOS 二极管连接的晶体管M7及偏压电流源16实施。NMOS 二极管连接的晶体管M7具有连接到接地的射极，及连接到偏压电流源16及开关SW3两者的栅极及漏极。
[0017]在本实施例中，差分放大器100此外包含连接到差分对级110的共模反馈电路130。共模反馈电路130响应于所述对差分信号INP及INN的共模分量而调整所述对经放大差分信号AINP及AINN。
[0018]在本实例中，共模反馈电路130是用电容器Cl及电容器C2实施。电容器Cl具有连接到NMOS堆叠晶体管M3的漏极及放大器级输出116的第一板，及连接到NMOS尾电流晶体管MO的栅极的第二板。类似地，电容器C2具有连接到NMOS堆叠晶体管M4的漏极及放大器级输出118的第一板，及连接到NMOS尾电流晶体管MO的栅极的第二板。
[0019]如图1中进一步所示，差分放大器100包含连接到差分对级110的驱动器级140。驱动器级140响应于放大器级输出116及118处的经放大差分信号AINP及AINN而从一对差分输出142及144驱动一对输出差分信号OUTP及0UTN。
[0020]驱动器级140可以多种方式实施。在本实例中，驱动器级140包含分别连接到所述对差分输出142及144的一对输出电流源13及14、控制供应到差分输出142外且从差分输出142汲入的13电流量的NPN双极晶体管Ql，及控制供应到差分输出144外且从差分输出144汲入的14电流量的NPN双极晶体管Q2。
[0021]双极晶体管具有三个端子:基极、集电极及射极。NPN双极晶体管Ql具有通过放大器级输出116连接到输入电流源Il的基极、连接到差分输出142的集电极，及连接到接地的射极。NPN双极晶体管Q2具有通过放大器级输出144连接到输入电流源12的基极、连接到差分输出144的集电极，及连接到接地的射极。
[0022]驱动器级140还包含连接到放大器级输出116及差分输出142的第一电容器CCl、连接到放大器级输出