一种n通道时域交织模数转换器时钟偏差的数字后台校准算法
【技术领域】
[0001] 本发明设及一种数字后台校准算法，具体设及一种N通道时域交织模数转换器时 钟偏差的数字后台校准算法，属于通信等领。
【背景技术】
[0002] 无线通信、光通信等领域对模数转换器（ADC)的要求是中低精度、高采样率（大于 細Z)。
[0003] 时域交织模数转换器（TIADC)就具有采样速率高、线性度好等优点，因此，TIADC 非常适合应用于无线通信、光通信等领域。
[0004] 但是，一旦通道间失配，就会使TIADC整体性能急剧下降。其中，对TIADC动态性 能影响较大的几种失配包括：失调失配、增益失配、时钟偏差及带宽失配。而运其中，时钟偏 差影响最大，也最难消除。因此，对时钟偏差进行校准就成了设计TIADC中必不可少的一部 分。
[0005] 此前提出的一些校准算法，因为使用了高阶FIR滤波器，所W使得面积和功耗大 大增加。
[0006] 此外，还有一些校准算法，因为算法复杂，所W需要很长的时间来完成校准。
【发明内容】
[0007] 为解决现有技术的不足，本发明的目的在于提供一种具有算法简单、易于利用数 字电路实现、节省电路面积、收敛速度快等优点的N通道时域交织模数转换器时钟偏差的 数字后台校准算法。
[000引为了实现上述目标，本发明采用如下的技术方案：
[0009] -种N通道时域交织模数转换器时钟偏差的数字后台校准算法，其特征在于，包 括W下步骤：
[0010]S1、W第1通道的采样值为基准，结合第1 + 1通道的采样值，对第f+ 1通道的采样 值进行校准，前述N为2的幕指数；
[0011] S2、W第1通道的采样值和第誓+ 1通道的校准值为基准，结合第手+ ]通道的采样 值，对第普+ 1通道的采样值进行校准；
[0012] S3、W第1通道的采样值和第營+ 1通道的校准值为基准，结合第早+ 1通道的采样 值，对第聲+ 1通道的采样值进行校准；
[0013] S4、W第1通道的采样值和第f+ 1通道的校准值为基准，结合第f+ 1通道的采样 值，对第单+ 1通道的采样值进行校准；
[0014]S5、W第f+ 1通道的校准值和第等+ 1通道的校准值为基准，结合第聲+ 1通道的 采样值，对第聲+1通道的采样值进行校准；
[0015] S6、W第f + 1通道的校准值和第学+ 1通道的校准值为基准，结合第聲+ 1通道的 采样值，对第乎+ 1通道的采样值进行校准；
[0016] S7、W第學+ 1通道的校准值和第1通道的采样值为基准，结合第聲+ 1通道的采样 值，对第学+ 1通道的采样值进行校准；
[0017] S8、步骤Sl至步骤S7是8个通道的校准过程，W此类推，完成对剩余通道的校准。
[0018] 2、根据权利要求1前述的时钟偏差数字后台校准算法，其特征在于，在步骤Sl至 步骤S7中，对每一通道的采样值进行校准的过程为：（1)第i通道的第k次的采样值Xiik与 补偿值A Xi通过数字探测模块的第一加法器做差，求得第i通道的校准值= 前述
前述补偿值的初始值为零；
[0019] (2)第j通道的第k次的采样值x,,k与校准值《a通过数字探测模块的第=加 法器做差，得到，再通过数字探测模块的第二求绝对值电路得到，当
时，
J=等+ 1;
[0020] 做在得到第j通道的第k+1次采样值x,,w后，X，,w与校准值％:通过数字探 测模块的第二加法器做差，得到Xm+1-鳥，^再通过数字探测模块的第一求绝对值电路得到 并从-!1 -和'-| ;
[00引](4)已得到的i.Y,w -私*|与片A- - X,,,小通过数字探测模块的第四加法器做差，得到 Vw -.冷-x,,,|，最后通过数字探测模块的累加求均值电路得到Di;
[0022] (5)将Di反馈给数字补偿模块，数字补偿模块产生新的补偿值A X' 1，进行下一 次循环，直至数字探测模块判定IDiI < Si,判断校准结束。
[0023] 3、根据权利要求2前述的时钟偏差数字后台校准算法，其特征在于，在步骤巧） 中，数字补偿模块产生补偿值的过程为：
[0024] 利用插值原理对N个通道的输出进行拉格朗日插值，求得理想采样时刻对应的微 分值，将该微分值与时钟偏差量A Ti相乘得到第i通道的补偿值，将补偿值A X 1与数字码 Xi相加，得到第i通道的校准值式。
[00巧]4、根据权利要求3前述的时钟偏差数字后台校准算法，其特征在于，前述时钟偏 差量A Ti的获得过程为：
[0026] A Ti探测模块通过其判决子模块判决IDiI与Si的大小，若IDiI < Si,则校准完 成；否则，根据化|与Si的比较结果判断A Ti的增减，直至IDiI < Si;
[0027] A T燕测模块通过其步长调节子模块完成A T 1 ± y。
[0028] 本发明的有益之处在于：
[002引 （I)、算法简单；
[0030](2)、易于利用数字电路实现；
[0031] (3)、节省电路面积；
[00础 （4)、收敛速度快。
【附图说明】
[0033] 图1是用于实现本发明的校准算法的模数转换器的结构示意图；
[0034] 图2是模拟输入信号经过图1中的采样和保持模块后形成的输出信号；
[0035] 图3是图1中的数字探测模块的组成示意图；
[0036] 图4是图3中的累加求均值电路的组成示意图；
[0037] 图5是图1中的数字补偿模块的组成示意图；
[0038] 图6是时钟偏差的不意图；
[0039] 图7是本发明的校准算法的流程图；
[0040] 图8是本发明的校准算法的收敛过程示意图。
【具体实施方式】
[0041] 本发明的算法主要应用于N(N为2的幕指数）通道时域交织模数转换器时钟偏差 的校准，具有算法简单、易于利用数字电路实现、节省电路面积、收敛速度快等优点。
[0042] W下结合附图和具体实施例对本发明作具体的介绍。
[0043] 首先，介绍用于实现本发明的校准算法的模数转换器。
[0044] 参照图1，N通道时域交织模数转换器包括：N个采样和保持模块、N个模数转换模 块ADC、一个数字探测模块、一个数字补偿模块和一个多路开关，其中，N为2的幕指数。
[0045] 1、采样和保持模块
[0046] 该模块用于采样模拟输入信号，并将采样值保持一定的时间W供后级的电路处 理。
[0047] 图2是模拟输入信号经过该采样和保持模块后形成的输出信号。时钟信号(i =1，2,…，脚分别依次控制第i个采样和保持模块的工作状态。其中，当(61为高电平时， 表示采样和保持模块处于采样和跟踪阶段；当为低电平时，表示采样和保持模块处于保 持阶段。同一时刻，只有一个采样和保持模块处于保持阶段，其余均处于采样和跟踪阶段。
[0048] 2、模数转换模块
[0049] 该模块用于将采样值转换成最初的数字码。其中，第i通道的模数转换模块ADCi(i =1，2,…，脚分别依次将输入采样值换成相应第i通道的数字码。第i通道第k次的采样 值记为Xi,k。
[0050] 3、数字探测模块
[0051] 在已知输入频率范围的情况下，该模块利用各通道输出数字码的数学期望间的相 互关系，判定时钟偏差AT的方向，从而决定校准公式中AT的符号。
[0052] 假设输入信号为：
[0053] X=COS(Wint)
[0054] 考虑一个通道数为N(N为2的幕指数），采样周期为L的TIADC。经过数学推导， 假设AT<<L，当k值很大，即样本量足够大时，
[00巧]Dn/2+I>C