用于在环形振荡器中减小周期性抖动的装置的制造方法
【专利说明】用于在环形振荡器中减小周期性抖动的装置
【背景技术】
[0001] 以高数据率来产生低抖动时钟的传统方式是使用LC(电感器一电容器）振荡器。 尽管LC振荡器可以实现极低的抖动，但取决于期望的振荡频率，所需的电感器会占用很大 的面积。对于在芯片上具有许多线道的串行器/解串器应用，当电感器非常接近时，VCO(压 控振荡器）牵引（VCOpulling)会成为一个顾虑。VCO牵引是在一个振荡器可以影响另一 个振荡器的振荡频率时实现的效果。尽管已知了克服这个问题的技术，但这些技术占用了 额外的面积并降低了性能。另外，LC-VCO中心频率可以与工艺相关，当VCO频率高于或低 于目标时需要重新设计（respin)。"重新设计"是额外的制造运行，其中，略微改变了设计， 在此情况下使得可以实现特定性能特性。通常，避免重新设计，因为它们延迟了产品装备就 绪。
【附图说明】
[0002] 依据以下给出的详细说明并依据本公开内容的不同实施例的附图可以更充分地 理解本公开内容的实施例，但这些实施例不应用来将本公开内容局限于特定实施例，而仅 用于解释和理解。
[0003] 图1示出了根据本公开内容的一个实施例的用于在环形振荡器中减小周期性时 钟抖动的装置。
[0004] 图2示出了根据本公开内容的一个实施例的曲线图，显示了在减小了供给环形振 荡器和复制电路的电源之间的差时的减小的抖动。
[0005] 图3A示出了根据本公开内容的一个实施例的用于在环形振荡器中减小周期性时 钟抖动的装置的电路。
[0006] 图3B示出了根据本公开内容的另一个实施例的用于在环形振荡器中减小周期性 时钟抖动的装置的电路。
[0007] 图4示出了根据本公开内容的一个实施例的锁相环（PLL)，其具有用于在环形振 荡器中减小周期性时钟抖动的装置。
[0008] 图5是根据本公开内容的一个实施例的计算机系统或SoC(片上系统），其具有用 于在环形振荡器中减小周期性时钟抖动的装置的智能设备。
【具体实施方式】
[0009] 实施例说明了用于在环形振荡器中减小周期性时钟抖动的装置。在一个实施例 中，装置包括第一电源节点，用以提供电源电流。在一个实施例中，装置进一步包括环形振 荡器，耦合到第一电源节点，用以按照提供给环形振荡器的电源电流的变化产生振荡输出。 在一个实施例中，装置进一步包括电路（例如复制电路），耦合到第二电源节点，用以复制 环形振荡器的DC特性。在一个实施例中，装置包括反馈机构（例如运算放大器），具有耦合 至樵一电源节点和第二电源节点的输入，及用以控制电路（即复制电路）中的电流的输出。 在一个实施例中，复制电路和运算放大器反馈提供了等电位节点（例如图3的节点VccRC)， 用以将电流切换到它。在一个实施例中，通过使得第一电源和第二电源基本上匹配，减小了 由开关电流引起的环形振荡器的输出上的周期性抖动。
[0010] 实施例描述了低抖动时钟源。实施例可以以较小的面积用于串行器/解串器应 用，并且不会有与LC振荡器一起存在的VCO牵引。以前的解决方案典型地使用LC振荡器 来产生超过5Gb/s的数据率的低抖动时钟。实施例允许使用可以产生低抖动时钟以便用于 具有高数据率（例如32Gb/s)的应用中的环形振荡器。
[0011] 在以下的说明中，论述了多个细节，以提供对本公开内容的实施例的更透彻的解 释。但对于本领域技术人员来说，显然，可以无需这些具体细节来实践本公开内容的实施 例。在其他实例中，以方框图形式而非详细地显示了公知的结构和设备，以避免使得本公开 内容的实施例模糊不清。
[0012] 注意，在实施例的相应附图中，以线来表示信号。一些线可以较粗，用以指示更多 的组成信号路径，和/或在一端或多端具有箭头，用以指示主要信息流动方向。这种指示并 非旨在是限制性的。相反，结合一个或多个示例性实施例使用了这些线，以帮助更易于理解 电路或逻辑单元。按照设计需要或偏好所规定的，任何表示的信号实际上都可以包括一个 或多个信号，它们可以在任意方向上传播，并可以以任何适合类型的信号方案来实施。
[0013] 在说明书和权利要求书通篇中，术语"连接的"表示在相连物体之间的直接电连 接，没有任何中间设备。术语"耦合到"表示在相连物体之间的直接电连接，或者通过一个 或多个无源或有源中间设备的间接连接。术语"电路"表示一个或多个无源和/或有源组 件，它们布置为相互协作以提供期望的功能。术语"信号"表示电流信号、电压信号或数据 /时钟信号中的至少一个。"一"、"一"以及"这个"的含义包括复数引用。"在……中"的含 义包括"在……中"和"在……上"。
[0014] 术语"缩放"通常指代将设计（原理图和布局）从一个制程技术转换为另一个制程 技术。术语"缩放"通常还指代在相同技术节点内减小布局和设备大小。术语"缩放"还可 以指代信号频率相对于例如电源电平的另一个参数的调整（例如减慢）。术语"基本上"、 "接近"、"近似"、"接近"和"大约"通常指代在目标值的+/-20 %内。
[0015] 除非另有指明，用以说明共同对象的序数词"第一"、"第二"和"第三"等的使用仅 仅指示参考了相似对象的不同实例，并非旨在暗示如此说明的对象必须在给定顺序中，不 论是时间上、空间上、排序中或以任何其他方式。
[0016] 对于实施例来说，晶体管是金属氧化物半导体（MOS)晶体管，其包括漏极、源极、 栅极和体端。晶体管还包括三栅和FinFET晶体管、全包围栅圆柱体晶体管或实施晶体管功 能的其他器件，如碳纳米管或自旋电子器件。源极端和漏极端可以是相同的端子，在本文中 可互换地使用。本领域技术人员会意识到，在不脱离本公开内容的范围的情况下，可以使 用其他晶体管，例如双极结型晶体管一BJTPNP/NPN、BiCMOS、CMOS、eFET等。术语"MN"指 示n型晶体管（例如NM〇S、NPNBJT等），术语"MP"指示p型晶体管（例如PMOS、PNPBJT 等）。
[0017] 图1示出了根据本公开内容的一个实施例的用于在环形振荡器中减小周期性时 钟抖动的装置100。在一个实施例中，装置100包括电源控制单元101、环形振荡器（RO) 102、 复制电路103和反馈机构104。
[0018] 在一个实施例中，电源控制单元101接收控制信号（例如Up/Dn信号），其指示输 出时钟的频率应增大还是减小或者保持恒定。在一个实施例中，电源控制单元101包括用 于产生电源VccRO和VccRC的电路。在此，VccRO是用于RO102的电源，而VccRC是用于 复制电路103的电源。在一个实施例中，电源控制单元101用于（借助控制信号）调制电 源VccRO的电流来改变输出时钟的振荡频率。
[0019] 例如，当控制信号指示输出时钟频率应增大时，电源控制单元101就增大到节点 VccRO的电流，这加快了输出时钟。类似的，当控制信号指示输出时钟频率应减小时，电源 控制单元101就减小到节点VccRO(在此也称为第一电源节点）的电流，这减慢了输出时 钟。在此，可互换地使用了用于信号和节点的标记。例如，取决于句子的上下文，VccRO指 代VccRO节点或VccRO电源。参考图3来说明电源控制单元101的一个实施例。
[0020] 返回参考图1，RO102是任意的环形振荡器。例如，RO102可以包括在环路中耦 合在一起的具有奇数次翻转的一系列反相器或缓冲器，以使得输出信号可以作为输入反馈 回来。RO102可以以偶数个差动缓冲器来实施，具有通过在一个缓冲器级中交换差动信号 而实现的翻转。可以使用RO102的其他实现方式，这些实现方式允许按照其电源节点的电 流的变化来调制来自RO102的输出时钟。
[0021] 在一个实施例中，复制电路103耦合到VccRC(也称为第二电源节点）。在一个实 施例中，如同调制与VccRO相关的电流一样，也按照控制信号调制与VccRC相关的电流。在 一个实施例中，复制电路103复制RO102的DC特性。在一个实施例中，为了复制电路103 模拟RO102的阻抗，复制电路103中的晶体管在合起来看时具有与RO102中的晶体管的 电压一电流特性的时间平均值基本上类似的静态电压一电流特性。参考图3来说明复制电 路103的一个实施例。
[0022] 在一个实施例中，反馈机构104监控VccRO和VccRC，并产生输出以调整复制电路 103的电流强度，从而使得VccRC几乎与VccRO相等（例如在彼此的0. 5 %内）。在一个实施 例中，反馈机构104是运算放大器。在一个实施例中，运算放大器包括内置偏移消除装置， 用以改善放大器的精度。在一个实施例中，由数字模块消除或校准运算放大器的偏移。在一 个实施例中，一旦校准了运算放大器，不论工艺或温度变化如何，到复制电路103的VccRC 就与VccRO相匹配（即成为相等或基本上相等）。参考图3来说明反馈机构104的一个实 施例。
[0023] 返回参考图1，当锁相环（PLL)使用电流控制的RO102时，响应于反馈信号来接 通或切断RO102的电流，反馈信号与在输入参考时钟（Ref时钟）与分频反馈时钟（Fb时 钟）之间的相位差成比例。在一个实施例中，由到电源控制单元101的控制信号提供这个 比例信息。在一个实施例中，复制电路103充当电流的吸收器，以从RO102切换出来，通过 将VccRO与VccRC保持在基本上相等的电压电平来减小输出时钟中的周期性抖动。在一个 实施例中，复制电路103是静态电路，以避免干扰来自RO102的输出时钟。在一个实施例 中，复制电路103具有在输入电流值（在此，输入电流是从VccRO节点注入或去除的电流） 的范围中与RO102的阻抗特性基本上匹配的阻抗特性。
[0024] 图2示出了根据本公开内容的一个实施例的显示在减小了供给环形振荡器和复 制电路的电源之间的差时的减小的抖动的曲线图200。参考图1来说明