用于图像传感器列级循环adc的数字校准方法
【技术领域】
[0001] 本发明涉及图像传感器集成电路设计领域，尤其列级ADC架构及其校准算法设 计。具体讲，涉及用于图像传感器列级循环ADC的数字校准方法。 技术背景
[0002] 近年来，对高性能互补金属氧化物半导体（Complementary Metal Oxide Semiconductor, CMOS)图像传感器的需求增加，刺激了相关的研究。其中关键模块为列并行 模数转换器（Analog to Digital Converter, ADC),该模块有多种实现方式，比如单斜ADC、 逐次逼近型ADC以及循环（Cyclic)ADC等。综合考虑精度、速度和面积以及功耗的要求，循 环ADC是一种比较常用的实现方式。
[0003] 循环ADC的精度受限于许多非理想因素，比如比较器失调、电荷注入、运放有限增 益以及电容失配等。为了纠正ADC的非线性误差，有很多校准算法被提出。其中模拟校准 算法包括电容比例无关技巧以及随机反馈电容交换技术等，该类算法通过增加电路复杂度 和额外时钟来换取精度上的提高。数字校准算法包括前台校准和后台校准，后台校准算法 的硅片实现面积较大，不能集成进列级ADC里。同时数字模块受环境的影响要弱于模拟模 块，因此综合考虑选择前台数字校准算法进行校准。
[0004] 2008年，数字校准模块首次集成进图像传感器里，该模块需要存储640列ADC的误 差，面积非常大，因此只能整个芯片共用一个校准模块。芯片级校准模块的缺点是校正需要 逐列进行，完成640列误差参数的提取，需要消耗很长的时间。2014年，针对两级循环ADC 的校准方法被提出。该方法的缺点是仅仅在系统上电的时候提取误差参数，当电路参数发 生变化时，无法进行实时校正。
【发明内容】
[0005] 为克服现有技术的不足，本发明旨在克服电容失配和运放有限增益造成的非线 性问题，同时大大减小数字部分的面积。为此，本发明采取的技术方案是，用于图像传感 器列级循环ADC的数字校准方法，包括以下步骤：Cyclic ADC每个循环的乘法数模转换器 (Multiply Digital to Analog Converter，MDAC)传输函数受电容失配、有限运放增益以 及运放输入失调的影响，其表达式用符号表示为：
[0006] Voutil= (1-p) [(2-g) Voutil ^b1 !X (1-g) XVref- ε Vj
[0007] 其中ρ代表有限运放增益引入的误差，g代表采样电容和反馈电容失配引入的误 差，ε代表了运放输入失调的误差系数，Vref表不ADC的参考电压，Vos表不运放的输入失 调电压，Vout，i表示第i次循环MDAC输出电压，bi表示第i次循环子ADC数字输出；
[0008] 首先设输入电压为Vref/4,然后控制第一级子ADC (sub-ADC)的输出为01，其它低 位正常量化，最终得到数字输出D2 ;输入电压保持Vref/4不变，控制第一级sub-ADC的输 出为10,其他低位正常量化，最终得到数字输出D3 ;同理，给定输入电压为-Vref/4,第一级 sub-ADC的输出强迫置为00,得到数字输出D0,第一级sub-ADC的输出强迫置为01，得到数 字输出Dl ;在全部获得比较器阈值点处的四个带有误差参数的数字输出后，下一步就是在 数字域提取误差：其中D3与D2的差值即在数字域提取的比较器阈值电压Vref/4处的权重 误差，Dl与DO的差值即在数字域提取的比较器阈值电压-Vref/4处的权重误差，提取完误 差后，开始对每一级的数字输出进行补偿纠正，补偿表达式如下：
[0010] 其中δ D (Vref)代表数字域提取的权重误差，b代表量化每一位时SUb-ADC的数字 输出；当正常量化某一个输入信号时，需要根据每一位输出的b值，选择相应的补偿误差； 当输入信号处在两个比较器阈值之间时，以其为补偿基准补偿另外两个区间的数字输出， 当输入电压大于Vref/4时，数字输出就要减去对应误差，而当输入电压小于-Vref/4时，数 字输出就要加上对应误差，以实现数字校准的目的。
[0011] 开关电容引入的kT/c热噪声通过增加电容面积来解决，开关有限导通电阻引入 的非线性通过设计自举开关来降低，电荷分享造成的采样偏差通过两相不交叠时钟的引入 来消除。
[0012] 两个比较器阈值点的权重误差利用寄存器来存储。当提取完所有误差后，数字模 块关断所有测试连接，MDAC恢复正常配置和量化；正常转换时，将sub-ADC的输出接入冗余 位（Redundant Signed Digit，RSD)数字纠正模块，通过判断输入在哪个量化区间，进行对 应的数字补偿，最终得到校正后的数字输出Dciutt3
[0013] 本发明的技术特点及效果：
[0014] 发明的数字校正算法不仅能够有效地改善电容失配和运放有限增益造成的ADC 输出非线性问题，同时由于面积较小可以集成列级ADC里，其版图实现如图5所示。数字校 准模块集成进列里，可以不用逐列获取误差参数，大大提高了误差参数提取的速度。
【附图说明】：
[0015] 图1 :计入误差的循环ADC传输曲线；
[0016] 图2 :数字域补偿后的循环ADC传输曲线；
[0017] 图3 :数字校准ADC系统示意图；
[0018] 图4 :数字校准ADC的版图实现；
[0019] 图5 :ADC输出FFT频谱图（a)校准前（b)校准后。
【具体实施方式】
[0020] Cyclic ADC每个循环的MDAC传输函数受电容失配、有限运放增益以及运放输入 失调的影响，其表达式用符号表示为：
[0021] Voutil= (1-p) [(2-g) Voutil ^b1 !X (1-g) XVref- ε Vj
[0022] 其中ρ代表有限运放增益引入的误差，g代表采样电容和反馈电容失配引入的误 差，ε代表了运放输入失调的误差系数，Vref表不ADC的参考电压，Vos表不运放的输入失 调电压，Vout，i表示第i次循环MDAC输出电压，bi表示第i次循环子ADC数字输出。理想 情况下，P = 〇，ε = 1，g = 0, Vos = 0。传输函数中未体现的误差可以通过某些特殊的设 计技巧来解决，比如：开关电容引入的kT/c热噪声可以通过增加电容面积来解决，开关有 限导通电阻引入的非线性可以通过设计自举开关来降低，电荷分享造成的采样偏差可以通 过两相不交叠时钟的引入来消除。传输函数中体现的误差，比如运放的输入失调引入的只 是固定偏差不影响ADC的线性度，所以本设计并未考虑其影响。下面重点分析电容失配和 运放增益不足引入的误差及其校准方法。
[0023] 从上式可以看出，在模拟域中，（1-p) (l-g)bV