，寄存器Rlil, Rli2,… ，Rlil6存储的分别是向量段q i，q2，…，q16，它们构成了向量q和X。
[0047] 式（7)也隐含了后向迭代操作，必须逐段求解部分校验向量匕。初始化匕= (p3, P4，…，P16)为全零。首先，P3是矩阵Y的第1块行与向量[a Px py]τ之积。其次，P 4是 矩阵Y的第2块行与向量[a px py]T之积。重复上述过程，直到算完ρ16为止，如图5所示的 II型后向迭代电路。II型后向迭代电路由32个b比特寄存器R2il, R2i2，…，R2i32和14个多 输入模2加法器Α2ι1，Α 2,2，…，A2，14组成。计算部分校验向量py共需14个时钟周期。既然矩 阵Y中共有ξ =94个非零循环矩阵，那么II型后向迭代电路需使用（ξ - 2c+2u)b = 1386 个二输入异或门。矩阵Y是由14X32个bXb阶循环矩阵Y,k(l彡j彡14，1彡k彡32)构 成的阵列。非零循环矩阵Y ]ik相对于bXb阶单位矩阵的循环右移位数是s ]Λ，0 < 图6给出了矩阵Y中非零循环矩阵所在的块位置及其循环右移位数。使用II型后向迭代 电路计算部分校验向量Py的步骤如下：
[0048] 第1步，输入信息段a1; a2，…，a16，将它们分别存入寄存器R2il5, R2il6,…，R2i3。中，输 入校验段P1, P2，将它们分别存入寄存器R2i31,心32中；
[0049] 第2步，非零循环矩阵Yjik在垂直方向上对应的向量段a肩p k 16被循环左移s u 位后送入多输入模2加法器A2,,中进行异或运算，异或结果p ]+2被存入寄存器R 2,,中，其中， 1彡j彡14, 1彡k〈32,0彡Sj,k〈b，当1彡k彡16时，Yjik在垂直方向上对应向量段a k，当 16〈k〈16+j时，Yjik在垂直方向上对应向量段p k 16;
[0050] 第3步，以1为步长递增改变j的取值，重复第2步13次，最终，寄存器R2i1，R2i2，… ，R；U4存储的分别是向量段P P4,…，Pie，它们构成了部分校验向量Py。
[0051 ] 本发明提供了 一种基于二级流水线的高速QC-LDPC编码方法，适用于WPAN系统中 的1/2码率QC-LDPC码，其编码步骤描述如下：
[0052] 第1步，使用I型后向迭代电路计算向量q和X，从而求出部分校验向量Px= X ;
[0053] 第2步，使用II型后向迭代电路计算部分校验向量py，从而得到校验向量p = (Px，Py)。
[0054] 图7总结了编码器各编码步骤以及整个编码过程所需的硬件资源消耗和处理时 间。
[0055] 从图7不难看出，流水线充满时，整个编码过程共需32个时钟周期，少于基于16 个SRAA-I电路的串行编码方法所需的336个时钟周期。前者的编码速度是后者的10. 5倍。
[0056] WPAN标准中1/2码率QC-LDPC编码器的现有解决方案需要672个寄存器、336个 二输入与门和336个二输入异或门，还需要5376比特ROM存储循环矩阵的生成多项式。而 本发明需要1344个寄存器、0个二输入与门和4242个二输入异或门，无需ROM。
[0057] 综上可见，与传统的串行SRAA法相比，本发明具有编码速度快、无需存储器等优 点。
[0058] 以上所述，仅为本发明的【具体实施方式】之一，但本发明的保护范围并不局限于此， 任何熟悉本领域的技术人员在本发明所揭露的技术范围内，可不经过创造性劳动想到的变 化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书 所限定的保护范围为准。
【主权项】
1. 一种WPAN中基于二级流水线的高速QC-LDPC编码器，1/2码率QC-LDPC码的校验矩 阵Η是由cXt个bXb阶循环矩阵构成的阵列，其中，C= 16，t= 32，b= 21，e=t-c= 16， 校验矩阵Η通过行列交换变换成近似下Ξ角形状，可划分为6个子矩阵，A 是由14X16个bXb阶循环矩阵构成，B是由14X2个bXb阶循环矩阵构成，T是由14X14 个bXb阶循环矩阵构成，C是由2X16个bXb阶循环矩阵构成，D是由2X2个bXb阶循 环矩阵构成，E是由2X14个bXb阶循环矩阵构成，Φ=巧Τ?β+D) 1是42X42阶单位矩 阵，其中，上标T和1分别表示转置和逆，是由16X32个bXb阶循环矩阵Qik 构成，其中，I是单位矩阵，0是全零矩阵，1《j《16,1《k《32,非零循环矩阵Q,,k相对 于bXb阶单位矩阵的循环右移位数是Sj,k，其中，〇《Sj,k<b，Υ=[AB口是由14X32个 bXb阶循环矩阵Yj,k构成，其中，1《j《14，132,非零循环矩阵Yj,k相对于bXb 阶单位矩阵的循环右移位数是Sj,k，其中，0《Sj,k<b，A和C对应信息向量曰，矩阵B和D对 应一部分校验向量Px，矩阵T和E则对应余下的校验向量Py，校验向量P= (Ρχ,Ργ)，Wb比 特为一段，信息向量a被等分为16段，即a=(曰1，曰2,…，曰16)，校验向量P被等分为16段， 即P=如，P2,…，Pl6)，Px=(P1，P2)，Py=(P3,P4,…，Pl6)，向量q被等分为I4 段，即q= 姑，92,…，Qi4)，向量X被等分为2段，即X= (Qi5,Qie)，[qX] = (Qi，Q2,…，Qie)，其特征在 于，所述编码器包括w下部件： I型后向迭代电路，由32个b比特寄存器Ri,i，Ri,2,…，Ri,32和16个多输入模2加法器Ai,i，Ai,2, '''，Αι,κ组成，用于计算向量q和X，从而求出部分校验向量Px=X; II型后向迭代电路，由32个b比特寄存器R2,i，R2,2, ···iRz.sz和14个多输入模2加法 器A2,1，A2,2, ·，·，Α2,14组成，用于计算部分校验向量Py，从而得到校验向量P= (Px，Py)。2. 根据权利要求1所述的一种WPAN中基于二级流水线的高速QC-LDPC编码器，其特征 在于，所述I型后向迭代电路计算向量q和X的步骤如下： 第1步，输入信息段曰1，曰2,…，曰16,将它们分别存入寄存器Rl,mRl, 18,…，Ri,32中； 第2步，非零循环矩阵Q,,k在垂直方向上对应的向量段ak或qkle被循环左移s，,k位 后送入多输入模2加法器Ai, ,中进行异或运算，异或结果q,被存入寄存器R1,,中，其中， 1《j《16, 1《k<32,0《Sj,k<b，当1《k《16时，Qj,k在垂直方向上对应向量段Bk，当 16<k<16+j时，Qj,k在垂直方向上对应向量段Qk16; 第3步，W1为步长递增改变j的取值，重复第2步15次，最终，寄存器Ri, 1，Ri,2,…，Ri,le存储的分别是向量段屯，屯，…，Qie，它们构成了向量q和X。3. 根据权利要求1所述的一种WPAN中基于二级流水线的高速QC-LDPC编码器，其特征 在于，所述II型后向迭代电路计算部分校验向量Py的步骤如下： 第1步，输入信息段日1，日2,…，日16,将它们分别存入寄存器R2, 15,R2, 16,…，R2,3。中，输入校 验段Pl，P2,将它们分别存入寄存器R2,31，R2,32中； 第2步，非零循环矩阵Y,,k在垂直方向上对应的向量段ak或Pkle被循环左移S，,k位 后送入多输入模2加法器A2,,中进行异或运算，异或结果P，+2被存入寄存器R2,，中，其中， 1《j《14, 1《k<32,0《Sj,k<b，当1《k《16时，Yj,k在垂直方向上对应向量段Bk，当 16<k<16+j时，Yj,证垂直方向上对应向量段pk16; 第3步，W1为步长递增改变j的取值，重复第2步13次，最终，寄存器R2,i，R2,2,…，R2, 14 存储的分别是向量段P3,P4,…，Pie，它们构成了部分校验向量Py。4. 一种WPAN中基于二级流水线的高速QC-LDPC编码方法，1 /2码率QC-LDPC码的 校验矩阵Η是由cXt个bXb阶循环矩阵构成的阵列，其中，C= 16,t= 32,b= 21， e=t-c= 16,校验矩阵Η通过行列交换变换成近似下Ξ角形状，可划分为6个子矩阵，A是由14X16个bXb阶循环矩阵构成，Β是由14X2个bXb阶循环矩阵 构成，T是由14X14个bXb阶循环矩阵构成，C是由2X16个bXb阶循环矩阵构成，D是 由2X2个bXb阶循环矩阵构成，E是由2X14个bXb阶循环矩阵构成，巫=脚?β+D) 1 是42X42阶单位矩阵，其中，上标T和1分别表示转置和逆，：是由16X32个 bXb阶循环矩阵Qj,k构成，其中，I是单位矩阵，0是全零矩阵，1《j《16，132,非 零循环矩阵Q，,k相对于bXb阶单位矩阵的循环右移位数是s,,k，其中，0《s,,k<b，Y=[AB 口是由14X32个bXb阶循环矩阵Yj,k构成，其中，14，l《k《32,非零循环矩阵 Y，,k相对于bXb阶单位矩阵的循环右移位数是S,,k，其中，0《s,,k<b，A和C对应信息向量 曰，矩阵B和D对应一部分校验向量P,，矩阵T和E则对应余下的校验向量py，校验向量P= (Px，Py)，Wb比特为一段，信息向量a被等分为16段，即a=(曰1，曰2,…，曰16)，校验向量P被 等分为 16 段，即P=如，P2,…，Pl6)，Px=(P1，P2)，Py=(P3,P4,…，Pl6)，向量q被等分为 14 段，即q=姑，92,…，Qi4)，向量X被等分为 2 段，即X= (Qi5,Qie)，[qX] = (Qi，Q2,…，Qie)， 其特征在于，所述编码方法包括W下步骤： 第1步，使用I型后向迭代电路计算向量q和X，从而求出部分校验向量Py=X; 第2步，使用II型后向迭代电路计算部分校验向量py，从而得到校验向量p= (py，py)。
【专利摘要】本发明提供了一种WPAN中基于二级流水线的高速QC-LDPC编码器，该编码器包括1个I型后向迭代电路和1个II型后向迭代电路。I型和II型后向迭代电路都实现后向迭代运算。整个编码过程划分为2级流水线。本发明提供的WPAN系统中1/2码率高速QC-LDPC编码器具有结构简单、成本低、吞吐量大等优点。
【IPC分类】H03M13/11
【公开号】CN105245236
【申请号】CN201510644088
【发明人】张鹏
【申请人】荣成市鼎通电子信息科技有限公司
【公开日】2016年1月13日
【申请日】2015年10月3日