比较器和放大器的制造方法
【专利说明】
【技术领域】
[0001]本发明有关于一种电子电路，且特别有关于一种比较器和放大器的电子电路。【【背景技术】】
[0002]电压比较器为一种用于比较第一输入电压和第二输入电压的装置，并且在输出端产生该比较结果的数字代表值，即二进制(binary)的1或0，用以表示较高的输入电压，也就是该两个输入电压的电压差值的极性。偏移比较器(offset comparator)具有内建的偏移电压临界值，使第一输入电压和第二输入电压的电压差值必须超出该偏移电压临界值才能让输出值切换到另一个二进制状态。
[0003]然而，偏移比较器的输入差动对的偏压情况会对内建偏移电压的偏压范围产生限制。通常当两个输入值的电压差值大于某个电压值时，偏移比较器很可能会进入饱和状态(saturat1n condit1n)，使该内建偏移对比较器的输出结果失去影响。
【
【发明内容】
】
[0004]有鉴于此，有必要提供一种比较器和一种相关的放大器。
[0005]本发明实施例揭露了一种比较器，包括一差动对电路以及一电流控制电路。上述差动对电路包括第一比较器晶体管和第二比较器晶体管，用于根据一时钟信号比较一第一输入值和一第二输入值以产生一结果，其中上述结果表示上述第一输入值和第二输入值的一差值是否超出一内部偏移值。上述电流控制电路和上述差动对电路串联耦接，用于分别提供上述第一比较器晶体管和第二比较器晶体管的不同的电流抽取能力。
[0006]本发明实施例更揭露了一种放大器，包括一差动对电路、一电流控制电路、一放大电路以及一重置电路。该差动对电路包括第一比较器晶体管和第二比较器晶体管，用于当一时钟信号在一第一逻辑电平时，比较一第一输入值和一第二输入值以产生一结果，其中上述结果表示上述第一输入值和第二输入值的一差值是否超出一内部偏移值。该电流控制电路分别提供上述第一比较器晶体管和第二比较器晶体管的不同的电流抽取能力。该放大电路放大从上述差动对电路产生的上述结果。该重置电路，当上述时钟信号在一第二逻辑电平时，将上述差动对电路内一参考电压点设定至一预定电压电平。
[0007]上述比较器及放大器可避免进入饱和状态。
【【附图说明】】
[0008]图1为显示本发明实施例中一种同步比较器1的电路图。
[0009]图2为显示本发明另一实施例中一种同步比较器2的电路图。
[0010]图3为显示本发明又一实施例中一种同步比较器4的电路图。
[0011]图4A为显示本发明再一实施例中一种同步比较器5的电路图。
[0012]图4B显示同步比较器5的输入电压差值(VIP-VIN)和抽取电流差值(IIP-1IN)之间的关系。
[0013]图5为显示本发明另一实施例中一种同步比较器6的电路图。
[0014]图6为显示本发明实施例中一种校正方法7的流程图。
[0015]图7为显示采用本发明实施例中同步比较器的一种6比特闪存的模数转换器8的方块图。
【【具体实施方式】】
[0016]实施例中的各元件的配置为说明之用，并非用以限制本发明。且实施例中图式标号的部分重复，是为了简化说明，并非意指不同实施例之间的关联性。
[0017]图1为显示本发明实施例中一种同步(clocked)比较器1的电路图。同步比较器1具有内建的比较偏移电压Vm。当将输入值VIP(第一输入)和VIN(第二输入)提供给同步比较器1时，同步比较器1会判断输入值VIP是否和输入值V IN相差大于偏移电压V μ。特别是，比较器1可判断输入值VIP是否比输入值VIN超出大于偏移电压Vm的量，换句话说，是否νΙΡ-νΙΝ>νΜ。输入信号VIP为一种需要判定电压电平的信号，而输入信号VIN为一参考电压，该参考电压提供用于和输入信号VIP相比较的参考值。内部偏移值V Μ可根据电路需求而变动，使比较器1可将输入信号VIP和各种偏移值的参考电压V⑶相比而获得各种比较结果，上述各种偏移值的参考电压VIN可在设定时决定。例如，量化器(quantizer)电路可使用多个比较器1，每个比较器1都具有不同的内建偏移值Vm，使每个比较器1可将输入信号VIP和参考电压V IN与不同的内建偏移值V。5相比，藉此可由每个比较器1得出使用不同的量化分辨率而产生的量化值。
[0018]同步比较器1包括差动对电路12、电流控制电路14和锁存电路10。电流控制电路14以串联连接至差动对电路12，上述差动对电路12接着以串联连接至锁存电路10。
[0019]差动对电路12和电流控制电路14由时钟信号CK所控制在一比较模式或一重置模式之下运作。时钟信号CK为一种在高状态和低状态间定期震荡的信号。在比较模式时，时钟信号CK从低状态(第二逻辑电平)上升到高状态(第一逻辑电平)，差动对电路12可将输入信号VIP和参考电压V IN相比，藉以判断输入信号V p是否比参考电压V IN超出大于内建偏移值Vm的量，而锁存电路10则将上述比较结果加以储存。根据输入信号VIP的电压电平值，锁存电路14能够通过锁存电路的正回授(feedback)机制而切换到某一稳定状态，进而表示(νΙΡ-νΙΝ-νΜ)的极性。在重置模式下，时钟信号CK从高状态掉到低状态，且差动对电路的参考电压点，例如源极端点最终会在一浮动电平(VIP_VT)或(VIN-VT)上稳定住，其中VT为晶体管Mil和M12的临界电压。此时，差动对电路12无法抽取足够的电流用来继续将比较器结果记录至锁存电路10。
[0020]差动对电路12包括两条电路分支，其中一条分支接收输入信号VIP，而另一条分支接收参考电压VIN。每条电路分支都具有不同的从其他电路分支抽取电流的能力，进而在差动对电路12产生内建偏移电压电流控制电路14用于设定差动对电路12两条电路分支的电流抽取能力，使其两者形成一种不相等或不平衡状态。差动对电路12包括晶体管Mil和M12，其中每个晶体管被置于不同的电路分支，用以接收输入信号VIP和参考电压V INO在某些实施例中，电流控制电路14采用比驱动晶体管M12较弱的电流抽取能力来驱动晶体管Mil。因此输入信号VIP必须比参考电压V IN超出大于偏移电压V QS的量，导致晶体管Mil能抽取比晶体管M12所抽取更多的电流。
[0021]电流控制电路14用于控制晶体管Mil和M12，使得晶体管Mil和M12的电流抽取能力互不相等。电流控制电路14包括第一尾端晶体管和第二尾端晶体管M13(第一电阻)和M14(第二电阻)，以及衰退电阻Rdegen(第三电阻)，上述衰退电阻Rdegen耦接于尾端晶体管M13和M14之间。当两个尾端晶体管M13和M14的元件尺寸不相等时，比较器1可具有一内部偏移值Vm。偏移值￥。5的大小可由尾端晶体管M13和M14的元件尺寸的差值而加以控制。另外，内部内建偏移值^也能够由衰退电阻Rd_的阻抗而加以控制。衰退电阻1^_的电阻值变化能够增加或减少晶体管M13或M14所产生的内建偏移范围。衰退电阻Rd@n可由在三极区(tr1de)操作的晶体管(未图示)加以实现，其中衰退电阻Rd@n的电阻值可由模拟控制信号(未图示)进行控制。
[0022]内建偏移值￥。5可为恒定值或动态值。动态偏移值Vm能通过改变源极衰退电阻Rd@n的阻抗或改变有效尾端晶体管M13和M14的元件尺寸而实现。衰退电阻R d@n可通过运作在三极区的M0S晶体管而加以实现。在某些实施例中，尾端晶体管M13和M14包括晶体管阵列的群组，其中每一晶体管阵列群组包括许多互相平行耦接的晶体管。例如，一组阵列的打开(turned-on)晶体管数量可和另一组阵列的打开晶体管数量不同。晶体管阵列内的晶体管可由数字控制信号(未图示)而分别打开或关闭。上述电流抽取能力和晶体管的元件尺寸或晶体管阵列内打开的打开晶体管数量成正比关系。内部偏移值Vm随着差动对电路12的晶体管Mil和M12的电流抽取能力的差值增加而随之增加。例如，内部偏移值Vm可通过增加两组晶体管阵列内打开的晶体管数量的差值或通过增加衰退电阻R degen的电阻值而增加。
[0023]锁存电路10 (放大电路)包括两个反相器Invl和Inv2，用于放大以及记录(vIP-vIN-v0s)的