信号。AlignmentFiducial是在每个仪器处与SystemClock —起被时间对准的，以便在相同时钟边沿上接收脉冲。
[0028]最后的步骤是使系统100开始播放422波形。这是通过在方框420中在Run线210、310上发送一个SystemClock单位宽度脉冲来使所有AWG110、130开始播放波形而完成的。
[0029]校准同步相位检测器
对同步相位检测器160进行校准来去除线缆和仪器到仪器的时滞变化。这是通过使用校准相位检测器168来完成的。每个AWG 110、130被配置为在从其DAC模拟输出端输出方波。AWG系统100在多个操作频率点上被校准。
[0030]图3图示了用于在多AWG系统内校准AWG的过程。
[0031]用于校准的第一步骤是通过在主AWG 110中(步骤504)或利用外部信号发生器(步骤506)进行设置来设置时钟速率502。
[0032]在已经设置时钟后，DAC的时钟电路被重置508，以及将从装置的SystemRefClock与主装置的SystemRefClock对准510。这是通过使用中枢160中的同步相位检测器164将主和从SystemRefClock之间的相位进行比较512来完成的。使用IQ调制器来旋转514从AWG时钟相位，直到主和从SystemRefClock相位已经达到默认目标。默认目标的优选示例是主和从SystemRefClock具有零(0)相位差的情况。
[0033]在SystemRefClock对准后，系统100中的AWG110、130中的每个被设立为接收516AlignmentFiducial脉冲208、308。这被用于得到在AWG中供给DAC的所有数据FIF0，以在相同时钟边沿上开始读和写518。该AlignmentFiducial是一个SystemClock单位宽度，其从同步中枢160发送，并且所有仪器同时进行接收。
[0034]下一步骤是使系统开始播放522波形。这是通过在方框520中在Run线210，310上发送一个SystemClock单位宽度脉冲来使所有AWG 110、130开始播放方波波形来完成的。
[0035]在输出方波后，将从装置的DAC模拟输出312与主装置的DAC模拟输出212对准524。这是通过使用中枢160中的校准相位检测器168将主和从DAC模拟输出之间的相位进行比较526来完成的。使用IQ调制器来旋转528从AWG时钟相位，直到主和从DAC模拟输出相位在校正相位检测器上具有对准。
[0036]然后，读取同步相位检测器164来得到将在校准过程之后的后续对准上使用的目标值，并然后将该目标值进行存储530，使得该目标值可以在方框532中被用于后续对准中。目标值的优选示例是主SystemRefClock和从SystemRefClock之间的期望相位差，所述期望相位差对于产生主和从DAC模拟输出上的零时滞是必要的。这是在以上提到的对准过程中所使用的相同值。
[0037]已经在本发明的优选实施例中对本发明的原理进行了描述和说明，应当显而易见的是，在不脱离这些原理的情况下，本发明可以在布置和细节方面被修改。申请人要求保护出自以下要求要求的精神和范围内的所有修改和变化。
【主权项】
1.一种用于同步多个任意波形发生器的系统，包括: 主任意波形发生器(AWG)，其具有主AWG时钟和主数模转换器(DAC); 一个或多个从任意波形发生器(AWG)，其均具有从数模转换器(DAC); 同步中枢，其具有同步控制器和同步相位检测器； 信号通路，其处于所述主DAC和所述同步相位检测器之间以及所述主DAC和所述同步控制器之间，以及所述从DAC和所述同步相位检测器之间； 其中所述主DAC被配置为从所述主AWG时钟生成下分频时钟(SystemRefClock)并且输出所述SystemRefClock至所述同步中枢；以及 所述同步中枢上到所述主AWG和从AWG的输出，其被配置用于输出从所述SystemRefClock派生的时钟信号(SystemClock)，所述SystemClock被用在所述AWG内以指示何时开始从所述AWG播放波形。2.如权利要求1中所述的系统，其中所述主AWG时钟是在所述主AWG内被内部生成的。3.如权利要求1中所述的系统，其中从外部信号发生器提供所述主AWG时钟给所述主AWGo4.如权利要求1中所述的系统，其中所述同步中枢进一步包括校准相位检测器，所述校准相位检测器被配置为接收所述主AWG和所述一个或多个从AWG的模拟输出并且在操作频率范围上校准所述同步相位检测器。5.如权利要求1中所述的系统，其中所述从DAC被配置为沿着所述从DAC和所述同步相位检测器之间的信号通路输出SystemRefClock信号至所述同步中枢。6.如权利要求1中所述的系统，进一步包括从所述同步控制器到所述多个任意波形发生器中的每个的输出线对，所述输出线对被配置为载送与SystemClock信号相操作的AlignmentFiducial信号和Run信号来开始从相应的AWG播放波形。7.如权利要求1中所述的系统，所述同步中枢进一步包括DAC时钟扇出，所述DAC时钟扇出被配置为输出DAC时钟信号到主DAC和每个从AWG的DAC。8.一种用于同步一种类型的多AWG系统的方法，所述类型的多AWG系统具有主任意波形发生器(AWG)、一个或多个从AWG、以及同步中枢，所述同步中枢具有同步控制器和同步相位检测器，所述方法包括: 在所述同步中枢处从主任意波形发生器(AWG)接收下分频时钟(SystemRefClock)信号; 从接收自主AWG的SystemRefClock信号派生时钟信号(SystemClock)，并且将SystemClock信号输出到所述主AWG以及输出到所述一个或多个从AWG ;以及 使用所述SystemClock信号来对用于所述主AWG和一个或多个从AWG的同步触发进行计时，以播放波形。9.如权利要求8中所述的方法，其中所述同步触发包括AlignmentFiducial信号和Run信号。10.如权利要求8中所述的方法，进一步包括以下步骤:在所述同步中枢处接收所述多AWG系统中的每个AWG的模拟输出，并且在操作频率范围上校准所述同步相位检测器。11.如权利要求8中所述的方法，其中所述主AWG包括数模转换器(DAC)，并且所述方法进一步包括从所述主AWG的DAC输出所述SystemRefClock信号到所述同步中枢。12.如权利要求11中所述的方法，进一步包括在所述主AWG处生成时钟并且将所述时钟馈送给所述主AWG的DAC。13.如权利要求8所述的方法，进一步包括从外部信号发生器生成时钟并且将所述时钟馈送给所述主AWG的DAC。14.如权利要求8中所述的方法，其中所述同步中枢包括同步控制器和同步相位检测器，所述方法进一步包括在所述同步控制器处从所述主任意波形发生器(AWG)接收所述SystemRefClock信号以及在所述同步相位检测器处从所述多AWG系统中的每个AWG接收所述 SystemRefClock 信号。15.一种用于使用一种类型的同步中枢同步多个仪器的方法，所述多个仪器包括多个任意波形发生器(AWG)，所述类型的同步中枢具有同步控制器和同步相位检测器，所述方法包括: 为每个所述仪器设置相同的采样率； 将所述AWG之一指定为主AWG，其余的AWG作为从AWG ; 从每个AWG输出SystemRefClock信号到同步相位检测器，将从所述主AWG接收到的SystemRefClock信号的相位与来自每个从AWG的相位进行比较，以及将所述SystemRefClock信号的相位与目标对准； 在对准步骤之后，从同步控制器输出脉冲信号到每个AWG，以及在所述AWG处同时接收所述脉冲信号； 使用所述脉冲信号在相同时钟边沿上同时触发用于所述AWG的读和写命令；以及 在所有AWG上播放波形。16.如权利要求15中所述的方法，其中播放波形的步骤包括: 从接收自所述主AWG的所述SystemRefClock信号派生时钟信号(SystemClock)，以及将所述SystemClock信号输出到所述主AWG和所述从AWG ； 在每个所述AWG处同时接收SystemClock单位宽度的时钟对准信号(AlignmentFiducial);以及 接收SystemClock单位宽度的脉冲(Run)来使所有AWG开始播放波形。17.如权利要求15中所述的方法，其中同时触发的步骤包括: 使用所述脉冲信号在相同时钟边沿上同时触发对用于所述AWG的数据FIFO进行读和写；以及 在触发所述数据FIFO之后，发送所述Run脉冲信号到所述AWG作为用于播放波形的触发。18.如权利要求15中所述的方法，其中所述目标是默认目标。19.如权利要求18中所述的方法，其中所述波形是方波形。20.如权利要求19中所述的方法，其中每个AWG包括数模转换器(DAC)，所述方法进一步地包括通过以下步骤来将每个AWG的DAC的模拟输出与所述主AWG的DAC的模拟输出对准: 将所述主AWG的模拟输出的相位与每个AWG的模拟输出的相位进行比较； 使用IQ调制器来旋转每个AWG的模拟输出的相位，直到所述主和从DAC模拟输出相位在校准相位检测器上具有对准；以及在随后的对准中使用目标作为校准目标。
【专利摘要】本发明涉及用于多个任意波形发生器的同步。一种同步多AWG系统的系统和方法，其中这种系统是这样的类型，其具有主任意波形发生器（AWG）、一个或多个从AWG，以及同步中枢，所述同步中枢具有同步控制器和同步相位检测器。所述方法通过在同步中枢处从主任意波形发生器（AWG）接收下分频时钟（SystemRefClock）信号来进行操作。所述方法然后从接收自主AWG的SystemRefClock信号派生时钟信号（SystemClock），并且输出SystemClock信号到主AWG和一个或多个从AWG。最后，SystemClock信号被用来对用于主AWG和一个或多个从AWG的同步触发进行计时以播放波形。在一个方面，该同步触发包括AlignmentFiducial信号和Run信号以实现触发和播放命令。
【IPC分类】H03K3/64
【公开号】CN105391431
【申请号】CN201510537912
【发明人】G.D.切伦
【申请人】特克特朗尼克公司
【公开日】2016年3月9日
【申请日】2015年8月28日
【公告号】EP2991229A1, US20160065221