形成导电迹线的方法

文档序号:9673344阅读:1307来源:国知局
形成导电迹线的方法
【专利说明】形成导电迹线的方法
[0001 ] 领域
[0002]本主题涉及导电迹线和形成导电迹线的方法。
[0003]背景
[0004]导电迹线是本领域熟知的,并通常使用非常小的、薄的铜通路作为导电材料来生产。与铜迹线相关的一个问题是,铜受到各种来源的腐蚀。铜形成具有氧化态+1(亚铜)和+2(铜)的化合物。虽然铜不与水发生反应,但它与大气中的氧发生反应形成一层棕黑色的氧化铜。铜的表面氧化形成一层绿色的铜绿(碳酸铜),保护铜体免受进一步的腐蚀。然而,在导电迹线中,如果铜是由具有非常窄的宽度和薄的厚度的层形成,则“表面”腐蚀可潜在地破坏导电通路或降低导电迹线的性能。铜也与硫化物(如硫化氢)发生反应,以在铜的表面上形成各种硫化铜。在与硫化物反应中,铜发生腐蚀,如当铜暴露于含有硫化合物的空气中所观察到。含氧的氨溶液也与铜发生反应产生水溶性络合物,同样氧和盐酸发生反应形成氯化铜并与酸化的过氧化氢发生反应形成铜(II)盐。氯化铜(II)和铜发生反应形成氯化亚铜(I)。因此,有必要保护铜迹线免受腐蚀。
[0005]导电迹线通常由减成法或加成法形成。通常,在减成法中,将铜涂覆在衬底上并除去不需要的部分以留下薄的铜迹线。常规的减成法存在的一个问题是它们产生不需要的废弃物。减成生产技术通常开始于将铜施加到衬底的一侧或两侧。迹线是通过从衬底蚀刻掉不需要的铜,在衬底上留下薄的导电铜迹线而形成。蚀刻工艺通常利用过硫酸铵或氯化铁。这些化学物质和除去的不需要的铜具有腐蚀性和毒性,并产生环境问题和过量废弃物。此夕卜,蚀刻时间相对较长。而且,随着蚀刻剂被重复使用,铜浸透化学蚀刻剂使其逐渐在随后除去铜中不太有效。
[0006]通常,在形成迹线的加成法中,铜仅形成于衬底上的形成迹线的区域中。与通过常规的加成法形成导电迹线相关的一个问题是,该方法需要涉及各种设备和机器的多个步骤。在典型的加成法中,用光敏膜使衬底成像以产生曝光的图案。将曝光的图案进行化学浴,使图案能够与金属离子粘合。然后使致敏区域镀铜以形成迹线。然后将掩模从衬底剥离,只留下铜迹线。
[0007]与加成和减成常规生产技术均相关的问题是一旦形成铜迹线就需要保护其免受腐蚀和由于凝结使得迹线短路。迹线形成后用保护性涂层处理以保护其免受腐蚀。此过程需要涉及额外时间、金钱和设备的额外步骤。常规生产技术存在的另一个问题是在衬底上形成的铜迹线仅显示一种颜色。也就是说,如果将迹线施加到玻璃或透明塑料,则来自衬底的一侧或两侧的铜迹线的颜色在视觉上明显。与常规技术相关的另一个问题是,衬底必须进行处理以使铜适当地粘合到表面。这再次需要必须投入时间和金钱的额外步骤。
[0008]常规电镀技术中一个另外的缺点是,薄的铜迹线受到损耗和磨损并且导电通路容易损坏。当磨损到了导电性损坏的程度,导电迹线变得不能用于预期用途。
[0009]概述
[0010]在本发明的导电迹线和形成导电迹线的方法中,与先前已知的导电迹线和生产策略有关的困难和缺点被克服。
[0011]本主题涉及在各种衬底上形成的层状导电迹线。
[0012]在一个方面,本主题提供一种包括粘合到衬底的界面层和界面层上的导电层的导电迹线。
[0013]在另一个方面,本主题提供一种包括粘合到衬底的界面层、界面层上的导电层、覆盖导电层的暴露部分的氧化还原控制层、氧化还原控制层上的贵金属层、和氧化还原控制层上的介电层的导电迹线。
[0014]在又一个方面,本主题提供一种在衬底上形成导电迹线的方法,其包括将界面层粘合到衬底的表面,在界面层上形成导电层,在导电层上层接氧化还原控制材料,其中氧化还原控制层覆盖导电层的暴露部分。
[0015]本主题允许调整多层导电迹线的特定层以改变迹线的性质和特征,而不会不利地影响迹线的性能并解决用于特定用途、制造过程和状况的特殊需要。
[0016]如将认识到,本文中描述的主题可以有其它且不同的实施方案,并且其若干细节能够在各个方面进行修改,所有这些都不脱离所要求保护的主题。例如,每层可以包括该层各部分内组成或有效固体载荷的逐渐变化。这被称为一个梯度层,并将在本文更详细的讨论。因此,附图和描述将被视为说明性的而不是限制性的。
[0017]附图简述
[0018]这些以及本主题的其它特征、方面和优势,将通过参照本主题的示例性实施方案的以下更详细描述并结合附图被更全面地理解和认识。
[0019]图1是根据本主题的导电迹线在衬底上烧制前的示意性剖面图。
[0020]图2是根据本主题的另一个导电迹线在衬底上烧制前的示意性剖面图。
[0021]图3是根据本主题的另一个导电迹线在衬底上烧制前的示意性剖面图。
[0022]图4是根据本主题的另一个导电迹线在衬底上烧制前的示意性剖面图。
[0023]图5是根据本主题的另一个导电迹线在衬底上烧制前的示意性剖面图。
[0024]图6是根据本主题的导电迹线在衬底上形成时的示意性剖面图。
[0025]实施方案详述
[0026]本文描述的主题提供导电迹线和在衬底上形成导电迹线的方法。取决于有关衬底的目的,导电迹线可以用作电路中的信号、功率或接地。同样,导电迹线可以扇入、扇出或两者兼而有之。导电迹线可用于许多电子产品以发射电脉冲,而同时更耐用且比现有技术更容易生产。本主题的导电迹线包括相对便宜和容易生产、耐用并表现出良好的导电性的多层构造。
[0027]迹线可以应用到多种衬底上,从而能够并入各种电路中。迹线是多层的,其中每层出于特定益处包括在内并赋予该迹线以单层迹线所不具有的特殊特征。因为典型的导电迹线是单层,所以对该组成的任何影响特定性能特性的调节必然影响整个迹线及其性能。在一些情况下,影响一个性能特征的调节也可能不利地影响已知单层导电迹线的其它性能特征。与此相反,本主题提供多个单独的层,建立形成多层导电迹线。单独的层可以单独改变,以影响特定性能特征而不必改变其它层的性能。导电迹线适用于各种预期用途和需求,并提供一种经济的传统生产技术的替代方案。
[0028]衬底
[0029]本主题的导电迹线可以应用到玻璃、陶瓷、金属和聚合物衬底及其组合,等等。所选的衬底类型将部分地决定如本文所讨论的导电迹线的层的组成和组装。
[0030]如应用于玻璃衬底的导电迹线的典型用途包括汽车、建筑、器具、容器、发光二极管(LED)、和显示/装饰应用。如应用于陶瓷衬底的导电迹线的典型用途包括电子封装材料,如:用于电信、太阳能、汽车、医学、用户以及军事应用中的混合集成电路(HIC)厚膜材料;用于医学电子、用户A/V、计算机、无线手持设备、汽车部件、数据/电信基础设施设备、以及国防/航空航天的模块的低温共烧陶瓷(LTCC)系统;高频陶瓷电感器;前端模块;蓝牙模块;天线转换模块;以及共模滤波器;MEMS ;传感器;LED ;和其它电子设备。如应用于金属衬底的导电迹线的典型用途包括器具和LED应用。如应用于聚合物衬底的导电迹线的典型用途包括计算机电路板应用。
[0031]导电迹线
[0032]本主题的导电迹线是适于发射电脉冲用于各种用途的多层迹线。在相关的附图中描绘若干实施方案,其中相同编号的物件表示每个实施方案上的相似特征。参考图1-5,在烧制操作前描绘导电迹线1。迹线1沉积在衬底2的表面10上。烧制前,迹线1包括界面层3、导电层4、氧化还原控制层5、和贵金属层6。虽然在图1-5中描绘,但应当理解的是,氧化还原控制层5用作牺牲层。即,氧化还原控制层可用于在烧制期间保护导电层4免受氧化,并且因此可以在烧制过程期间被完全除去或基本上被完全除去。在如图2所示的另一个实施方案中,导电迹线1还可以在贵金属层6上包括介电层/防磨层7。在如图3所示的又一个实施方案中,贵金属层6可以通过一个或多个氧化还原控制层5中的开口或孔洞20与导电层4接触。这些开口或孔洞20可以在氧化还原控制层的初始印刷中形成或者作为烧制过程的结果而形成,其中氧化还原控制层在烧制成牺牲层期间被基本上或完全烧掉。这方面示于图6中,示出了在烧制过程后导电迹线1粘合到衬底2的表面10。在图6中,未描绘氧化还原控制层,因为它已在烧制期间被基本上完全烧掉。取而代之的是,界面层3粘合到衬底2的表面10。导电层4位于界面层上。因为氧化还原控制层已在烧制期间被基本上除去,所以导电层与贵金属层6接触,其上具有介电层/抗磨层7。
[0033]虽然导电迹线的特定层示于图1-4中以完全覆盖下层,但本主题不要求这样做并且实施方案并不限于此。这方面描绘于图5中,其中贵金属层6仅部分覆盖下面的氧化还原控制层5。另外,本主题的导电迹线不局限于如本文所描绘和所描述的组成或排列,并且可以包含更多的或更少的层或可以根据需要不同地排列。
[0034]通常,在烧制前本主题的导电迹线包括0至约10% (体积)的界面层、约40至约90%(体积)的导电层,0至约20% (体积)的氧化还原控制层、0至约15% (体积)的贵金属层、和0至约15% (体积)的介电层。其他任选的层(不限于本文描述的那些)也可以根据需要并入导电迹线。
[0035]界面层
[0036]界面层是多层导电迹线的最底层。界面层形成于衬底的表面上并位于衬底和导电迹线的其它层之间。更具体地,界面层位于导电层和衬底之间。并入导电迹线的其它层(即氧化还原控制层、贵金属层、介电层等)不一定借助界面层与衬底分离。这示于图4,其中仅导电层4借助界面层3与衬底2分离。氧化还原控制层5和贵金属层6在位置20处与衬底2接触。
[00
当前第1页1 2 3 4 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1