一种具有高稳定度的超低功耗时钟电路的制作方法
【技术领域】
[0001]本发明属于时钟电路领域，具体地涉及一种时钟频率高度稳定的超低功耗时钟电路。
【背景技术】
[0002]时钟电路就是产生像时钟一样准确的振荡电路。时钟电路应用十分广泛，如电脑的时钟电路、电子表的时钟电路以及MP 3、MP4的时钟电路。数字系统中，时钟源的质量好坏直接决定了该系统性能的稳定与否。而时钟源的质量好坏主要取决于当电源电压、温度和工艺角等环境因素变化时，时钟频率是否稳定。
[0003]利用石英晶体振荡器来得到的时钟源信号，如公开专利:CN201607626 U，由于石英晶振拥有优越的电压和温度特性，能够稳定地工作，所以时钟源信号的质量好，但是其成本高，功耗大，且难以集成到芯片内部，阻碍了芯片的高度集成化。而现在的集成电路设计趋向于高集成度、芯片面积小、功耗低等特点，因此，要求设计者使用结构更加简单的电路来获得时钟信号，利用开关管和电容组成时钟电路，对于降低系统的成本和功耗，提高系统的集成度将很有帮助，但其对电源电压、温度和工艺变化较敏感，时钟频率不稳定，无法获得广泛应用，而为了获得稳定的时钟频率，现有的做法是增加各种辅助电路，如公开专利:CN101443666 B，其根据集成电路上的温度传感器检测的温度，通过调节控制字实现开环温度补偿，通过针对工艺和温度来调节控制字可以实现更高的时钟精度。虽然得到频率稳定，精度高的时钟信号，但其结构复杂，元器件多，使得成本和功耗高。
【发明内容】
[0004]本发明的目的在于为解决上述问题而提供一种对电源、工艺角和温度变化不敏感，结构简单，成本低的具有高稳定度的超低功耗时钟电路。
[0005]为此，本发明公开了一种具有高稳定度的超低功耗时钟电路，包括时钟振荡电路和供电电路，所述供电电路为时钟振荡电路供电，所述供电电路包括N型第一晶体管和第二晶体管、P型第三晶体管和第一电容，所述N型第一晶体管和P型第三晶体管串联后接在电源V_DD与地之间，所述N型第一晶体管的偏置电压加载端接时钟振荡电路的电源输入端，所述P型第三晶体管的偏置电压加载端接基准电压，所述电源V_DD与N型第一晶体之间接入第三基准电流，所述第一电容与N型第一晶体管和P型第三晶体管并联，所述N型第二晶体管接在电源V_DD与N型第一晶体管的偏置电压加载端之间，构成负反馈电路，所述N型第二晶体管的偏置电压加载端接在第三基准电流和N型第一晶体管之间的节点。
[0006]进一步的，所述N型第一晶体管为N型MOS管或NPN三极管。
[0007]进一步的，所述N型第二晶体管为N型MOS管或NPN三极管。
[0008]进一步的，所述P型第三晶体管为P型MOS管或PNP三极管。
[0009]进一步的，所述时钟振荡电路包括充放电电路和与充放电电路连接的迟滞电路，所述充放电电路包括第一基准电流IBIASl、第二基准电流IBIAS2、第二电容、第四N型MOS管和第五P型MOS管，所述第一基准电流IBIASl、第五P型MOS管、第四N型MOS管和第二基准电流IBIAS2依次串联后接在N型第一晶体管的偏置电压加载端与地之间，所述第二电容的上极板接在第四N型MOS管和第五P型MOS管之间的节点上，所述第二电容的下极板接地，所述第四N型MOS管和第五P型MOS管的栅极接时钟信号输出端。
[0010]进一步的，所述时钟振荡电路包括充放电电路和与充放电电路连接的迟滞电路，所述充放电电路包括第一基准电流IBIASl、电阻Rl、第二电容、第四N型MOS管和第五P型MOS管，所述第一基准电流IBIASl、第五P型MOS管、第四N型MOS管和电阻Rl依次串联后接在N型第一晶体管的偏置电压加载端与地之间，所述第二电容的上极板接在第四N型MOS管和第五P型MOS管之间的节点上，所述第二电容的下极板接地，所述第四N型MOS管和第五P型MOS管的栅极接时钟信号输出端。
[0011]本发明的有益技术效果:
[0012]本发明充分利用半导体器件的特性进行设计，使得电源电压从1.2V到3V，同时温度从-40°C变化到120°C，功率低于几个W下均能保证时钟频率稳定输出，频率变化小于12%，即对电源、工艺角和温度变化不敏感，电路结构简单，无需外部器件，功耗和成本低，应用方便，且覆盖的频率范围广，从几KHz到20M左右均适用，适用范围广。
【附图说明】
[0013]图1为本发明实施例一的电路原理图；
[0014]图2为本发明实施例一的供电电压随电源电压的变化图；
[0015]图3为本发明实施例一的供电电压随温度变化图；
[0016]图4为本发明实施例二的电路原理图；
[0017]图5为本发明实施例三的电路原理图；
[0018]图6为本发明实施例四的电路原理图。
【具体实施方式】
[0019]现结合附图和【具体实施方式】对本发明进一步说明。
[0020]实施例一:
[0021]如图1所示，一种具有高稳定度的超低功耗时钟电路，包括时钟振荡电路和供电电路，所述供电电路为时钟振荡电路提供电源V_sup，所述供电电路包括N型第一晶体管和第二晶体管、P型第三晶体管和电容Cl(第一电容)，本实施例中，N型第一晶体管和N型第二晶体管为N型MOS管MNl和丽7，P型第三晶体管为P型MOS管MPl，所述N型MOS管丽I和P型MOS管MPl的源极相连接，N型MOS管丽I的漏极接电源V_DD，P型MOS管MPl的漏极接地，所述N型MOS管MNl的栅极(偏置电压加载端)接时钟振荡电路的电源输入端￥_8即，为时钟振荡电路提供电源V_sup，P型MOS管MPl的栅极(偏置电压加载端)接基准电压V_BIAS，通过调整基准电压V_BIAS可以得到不同大小的电源V_sup，所述电源￥_00与N型MOS管丽I的漏极之间接入第三基准电流IBIAS3，所述电容Cl与N型MOS管MNl和P型MOS管MPl并联，作用是使电路稳定，所述N型MOS管丽7的漏极接电源V_DD，N型MOS管丽7的源极接N型MOS管丽I的栅极，N型MOS管丽7的栅极(偏置电压加载端)接N型MOS管MNl的漏极，构成负反馈电路，使得电源V_DD变化时，电源V_sup基本保持不变。
[0022]所述时钟振荡电路包括充放电电路和与充放电电路连接的迟滞电路，其包括第一基准电流IBIAS1、第二基准电流IBIAS2、电容C2(第二电容)、N型MOS管丽2-MN6和P型MOS管MP2-MP6，所述第一基准电流181六51、？型顯5管1032(第五?型顯5管)4型顯5管丽2(第四~型MOS管)和第二基准电流IBIAS2依次串联后接在N型MOS管丽I的栅极与地之间，所述电容C2的上极板接在P型MOS管MP2和N型MOS管丽2之间的节点V_1上，所述电容C2的下极板接地，所述N型MOS管MN2和P型MOS管MP2的栅极(控制端)接时钟信号输出端clock，构成充放电电路，P型MOS管MP3、MP4和N型MOS管MN3、MN4依次串联后接在电源V_sup与地之间，P型MOS管MP3、MP4和N型MOS管MN3、MN4的栅极接电容C2的上极板，P型MOS管MP5的源极接电源V_sup，P型MOS管MP5的漏极接P型MOS管MP3的漏极，P型MOS管MP5的栅极接时钟信号输出端clock，N型MOS管丽5的源极接地，N型MOS管丽5的漏极接N型MOS管丽4的漏极，N型MOS管丽5的栅极接时钟信号输出端clock，N型MOS管丽6和P型MOS管丽6的漏极相连接，P型MOS管MP6的源极接电源￥_8即小型皿)3管1^6的源极接地小型皿)3管1^6和？型皿)3管1036的栅极接在？型皿)3管1034和N型MOS管丽3的漏极之间的节点V_2上，N型MOS管MN6和P型MOS管MP6的漏极之间的节点为时钟信号输出端c lock构成迟滞电路。
[0023]工作原理简述:
[0024]当￥_1为低电平时，V_2为高电平，时钟信号输出端clock为低电平，此时P型MOS管MP2打开，N型MOS管MN2关断，第一基准电流IBIASl对电容C2充电。而由于时钟信号输出端clock为低电压，P型MOS管MP5打开并将P型MOS管MP3源极和漏极短路，N型MOS管丽5关断，此时P型MOS管MP4、P型MOS管MP5、N型MOS管丽3和N型MOS管MN4的管子大小决定了此时钟振荡电路的正向阈值电压V+。当￥_1为高电平时，V_2为低电平，时钟信号输出端clock为高电平，此时P型MOS管MP2关断，N型MOS管MN2打开，第二基准电流IBIAS2对电容C2放电。而由于时钟信号输出端clock电压为高电平，N型MOS管MN5打开并将N型MOS管MN4源极和漏极短路，P型MOS管MP5关断，此时P型MOS管MP3、P型MOS管MP4、N型MOS管MN3和N型