双向延迟电路及包括该双向延迟电路的集成电路的制作方法
【专利说明】双向延迟电路及包括该双向延迟电路的集成电路
[0001]本申请要求于2014年10月14日在USPTO提交的第62/063，427号美国临时申请和于2015年8月27日在韩国知识产权局(KIPO)提交的第10-2015-0120655号韩国专利申请的优先权，这两件申请的公开内容通过引用全部包含于此。
技术领域
[0002]示例实施例总体上涉及半导体集成电路，更具体地说，涉及一种双向延迟电路及一种包括该双向延迟电路的集成电路。
【背景技术】
[0003]近来对半导体集成电路的高效设计的需求随着其性能的增强和其集成化的程度提高而增加。在典型的半导体集成电路中，互补金属氧化物半导体(CMOS)反相器链用于相对短的延迟，电阻器-电容器(RC)延迟电路用于相对较大的延迟。RC延迟电路的延迟根据制造工艺和温度的变化具有大的波动，因此难以实现精确的延迟。此外，RC延迟电路在芯片尺寸方面具有低的效率。
[0004]晶体管的导通电流随制造工艺按比例缩小而增大，增大的导通电流对需要大的延迟的延迟电路有负面影响。随着半导体集成电路的集成化程度的提高，信号线的负载增加，因此会需要较大的延迟。例如，在半导体存储装置的情况下，字线和位线的负载根据它的存储容量的增大而增大，并且会需要更大的脉冲宽度或更大的延迟以便满足读操作和写操作的余量。延迟电路的尺寸随所需要延迟的增大而增大，这导致集成电路整个尺寸的增大并且限制了设计余量。
【发明内容】
[0005]本公开的一些示例实施例可以提供能够有效地产生延迟信号的双向延迟电路。
[0006]本公开的一些示例实施例可以提供包括能够有效地产生延迟信号的双向延迟电路的集成电路。
[0007]根据示例实施例，一种双向延迟电路可以包括输入驱动电路和延迟开关电路。输入驱动电路可以连接在输入节点与中间节点之间，输入驱动电路可以放大通过输入节点的输入信号以产生通过中间节点的中间信号。延迟开关电路可以连接在中间节点与延迟节点之间，延迟开关电路可以响应于栅极信号来延迟中间信号的上升沿和下降沿以产生通过延迟节点的延迟信号。栅极信号可以响应于输入信号而转变。
[0008]在一些示例实施例中，延迟开关电路可以包括:P型晶体管，连接在中间节点与延迟节点之间#型晶体管，连接在中间节点与延迟节点之间。P型晶体管可以包括接收栅极信号的P型栅极，N型晶体管可以包括接收栅极信号的N型栅极。
[0009]在一些示例实施例中，响应于栅极信号的逻辑电平，P型晶体管和N型晶体管中的一个可以选择性地导通而P型晶体管和N型晶体管中的另一个可以截止。
[0010]在一些示例实施例中，P型栅极和N型栅极可以通过导电路径电连接到输入节点。
[0011]在一些示例实施例中，导电路径可以包括与P型栅极和N型栅极一起形成并被图案化的多晶栅极。
[0012]在一些示例实施例中，P型晶体管和N型晶体管可以通过导电路径电连接到中间节点。
[0013]在一些示例实施例中，输入驱动电路可以包括串联连接在输入节点与中间节点之间的一个或更多个门电路，延迟开关电路可以包括串联连接在中间节点和延迟节点之间的一个或多个传输门。每个传输门可以包括接收栅极信号的P型栅极和N型栅极。
[0014]在一些示例实施例中，门电路可以包括反相器、缓冲器、AND门、OR门、NAND门、NOR门、异OR门和异NOR门中的至少一个。
[0015]在一些示例实施例中，关于一个或多个传输门，P型栅极和N型栅极可以电连接到输入节点。
[0016]在一些示例实施例中，关于一个或多个传输门，P型栅极和N型栅极可以电连接到中间节点。
[0017]在一些示例实施例中，双向延迟电路还可以包括连接在延迟节点与输出节点之间的输出驱动电路。输出驱动电路可以放大延迟信号以产生通过输出节点的输出信号。
[0018]在一些示例实施例中，双向延迟电路还可以包括栅极信号产生器，栅极信号产生器被配置成由第一电压和低于第一电压的第二电压来供电，并且被配置成产生在第一栅极电压与第二栅极电压之间转变的栅极信号。第一栅极电压低于第一电压，第二栅极电压高于第二电压。
[0019]在一些不例实施例中，栅极信号产生器可以包括:第一电压产生器，被配置成产生低于第一电压的第一栅极电压；第二电压产生器，被配置成产生高于第二电压的第二栅极电压；输出开关电路，被配置成选择第一栅极电压和第二栅极电压中的一个以输出栅极信号。
[0020]在一些示例实施例中，第一电压产生器可以包括从第一电压顺序地连接到第二电压的第一 P型晶体管、第二 P型晶体管、第一 N型晶体管和第二 N型晶体管。第二电压可以施加到第一 P型晶体管的栅极和第二 P型晶体管的栅极，可以通过第一 P型晶体管和第二 P型晶体管的连接节点来提供第一栅极电压。输入信号可以施加到第一 N型晶体管的栅极，使能信号可以施加到第二 N型晶体管的栅极。
[0021 ] 在一些示例实施例中，第二电压产生器可以包括从第二电压顺序连接到第一电压的第三N型晶体管、第四N型晶体管、第三P型晶体管和第四P型晶体管。第一电压可以施加到第三N性晶体管的栅极和第四N型晶体管的栅极，可以通过第三N型晶体管和第四N型晶体管的连接节点来提供第二栅极电压。输入信号可以施加到第三P型晶体管的栅极，使能信号的反相信号可以施加到第四P型晶体管的栅极。
[0022]在一些不例实施例中，输出开关电路可以包括:第一输出开关，被配置成根据输入信号来提供第一栅极电压作为栅极信号的电压电平；第二输出开关，被配置成根据输入信号来提供第二栅极电压作为栅极信号的电压电平。
[0023]在一些示例实施例中，一种集成电路可以包括:多个双向延迟电路，级联结合为使得所述个双向延迟电路中的每个接收来自前一级的双向延迟电路的延迟信号作为输入信号。每个双向延迟电路可以包括输入驱动电路和延迟开关电路。输入驱动电路可以连接在输入节点与中间节点之间，输入驱动电路可以放大通过输入节点接收的输入信号以产生通过中间节点的中间信号。延迟开关电路可以连接在中间节点与延迟节点之间，延迟开关电路可以响应于栅极信号来延迟中间信号的上升沿和下降沿以产生通过延迟节点的延迟信号。栅极信号响应于输入信号而转变。
[0024]在一些示例实施例中，延迟开关电路可以包括:P型晶体管，连接在中间节点与延迟节点之间#型晶体管，连接在中间节点与延迟节点之间。P型晶体管包括接收栅极信号的P型栅极，N型晶体管包括接收栅极信号的N型栅极。
[0025]在一些示例实施例中，所述多个双向延迟电路可以包括:第一双向延迟电路，被配置成响应于第一栅极信号来延迟第一数据信号以产生第一延迟信号；第二延迟电路，被配置成接收第一延迟信号作为第二输入信号，并被配置成响应于第二栅极信号来延迟第二输入信号以产生第二延迟信号。第一双向延迟电路可以接收第一输入信号的反相信号作为第一栅极信号，第二双向延迟电路可以接收第二输入信号作为第二栅极信号。
[0026]根据示例实施例，一种双向延迟电路可以包括反相器和传输门。反相器可以连接在输入节点与中间节点之间，反相器可以对通过输入节点接收到的输入信号反相并放大以产生通过中间节点的中间信号。传输门可以连接在中间节点和延迟节点之间，传输门可以响应于栅极信号来延迟中间信号的上升沿和下降沿以产生通过延迟节点的延迟信号。栅极信号响应于输入信号而转变。
[0027]双向延迟电路和包括双向延迟电路的集成电路可以利用响应于输入信号而转变的栅极信号来延迟输入信号的上升沿和下降沿，从而用较小的面积实现较大的延迟量。
【附图说明】
[0028]通过下面结合附图的详细描述将更清楚地理解本公开的示例实施例。
[0029]图1是示出根据示例实施例的双向延迟电路的框图。
[0030]图2是示出图1的双向延迟电路的操作的时序图。
[0031]图3是示出包括在图1的双向延迟电路中的延迟开关电路的示例实施例的图。
[0032]图4A和图4B是用于描述图3的延迟开关电路的操作的图。
[0033]图5是示出根据示例实施例的双向延迟电路的图。
[0034]图6是用于描述图5的双向延迟电路的操作的图。
[0035]图7是示出图5的双向延迟电路的操作的时序图。
[0036]图8是示出根据示例实施例的双向延迟电路的图。
[0037]图9是用于描述图8的双向延迟电路的操作的图。
[0038]图10是示出图8的双向延迟电路的操作的时序图。
[0039]图1lA和图1lB是示出包括在图1的双向延迟电路中的延迟开关电路的示例实施例的图。
[0040]图12A和图12B是示出包括在图1的双向延迟电路中的用单叠层反相器(single-stack inverter)实现的输入驱动电路的示例实施例的图。
[0041]图13A和图13B是示出包括在图1的双向延迟电路中的用多叠层反相器(mult1-stack inverter)实现的输入驱动电路的示例实施例的图。
[0042]图14是示出可以包括在输入驱动电路中的门电路的图。
[0043]图15是示出根据示例实施例的双向延迟电路的框图。
[0044]图16是示出根据示例实施例的双向延迟电路的电路图。
[0045]图17是示出图16的双向延迟电路的示例布局的图。
[0046]图18是示出使用具有固定电压电平的栅极信号的双向延迟电路的电路图。
[0047]图19是示出图18的双向延迟电路的示例布局的图。
[0048]图20是示出根据示例实施例的包括双向延迟电路的集成电路的图。
[0049]图21是示出包括在图20的集成电路中的示例双向延迟电路的图。
[0050]图22是示出图21的双向延迟电路的操作的时序图。
[0051]图23是示出根据示例实施例的集成电路的图。
[0052]图24是示出包括在图23的双向延迟电路中的栅极信号产生器的示例实施例的框图。
[0053]图25是示出包括在图24的栅极信号产生器中的第一电压产生器和第二电压产生器的电路图。
[0054]图26是示出包括在图24的栅极信号产生器中的输出开关电路的示例实施例的电路图。
[0055]图27是示出图24的栅极信号产生器的示例操作的时序图。
[0056]图28是示出图24的栅极信号产生器的示例实施例的电路图。
[0057]图29是示出图28的栅极信号产生器的示例操作的时序图。
[0058]图30是是示出图24的栅极信号产生器的示例实施例的电路图。
[0059]图31是示出图30的栅极信号产生器的示例操作的时序图。
[0060]图32是示出根据示例实施例的移动系统的框图。
[0061]图33是示出根据示例实施例的计算系统的框图。
[0062]具体实现方式
[0063]将在下文中参照附图更充分地描述各种示例实施例，在附图中示出一些示例实施例。然而，本公开可以以许多不同形式来实现并且不应被解释为受限于这里阐述的示例实施例。相反，这些实施例被提供为使得该公开将是彻底的和完整的，并将向本领域的技术人员充分传达本公开的范围。在附图中，为了清晰起见，会夸大层和区域的尺寸和相对尺寸。同样的附图标号始终指示同样的元件。
[0064]将理解的是，虽然这里可以使用术语第一、第二、第三等来描述各种元件，但是这些元件不应该受这些术语限制。这些术语仅用来将一个元件与其他元件区分开。因此，在不脱离本公开的教导的情况下，下面讨论的第一元件可以被命名为第二元件。如在这里使用的，术语“和/或”包括一个或更多个相关所列项的任意