一种电网电压同步算法srf-pll中的相位突跳变抑制方法及装置的制造方法
【技术领域】
[0001 ]本发明涉及功率变换器控制领域，特别是涉及电网电压同步算法SRF-PLL中的电 压相位突跳变抑制问题。
【背景技术】
[0002] 在众多需要与电网并网连接的场合中，如有源滤波、PWM整流器、不间断电源以及 新型分布式电源等，为了控制并网功率变换器（英文全称：grid-connected power converters)使其与电网同步运行，都必须检测电网电压的幅值、频率和相位等信息，即提 取电网电压同步信号。电网电压同步信号的提取方法在一定程度上影响着控制系统的性 能，进而影响整个系统的并网运行效果。
[0003] 现有的电网电压同步技术大多采用的是数字锁相环（英文全称：phase locked loop，PLL)。锁相环的结构框如图1所示，它由鉴相器(英文全称:phase detect，Η))、环路滤 波器（英文全称：loop filter，LF)和压控振荡器（英文全称：voltage-control led oscillator，VC0)三部分组成。Η)模块产生的输出信号正比于输入信号v和PLL输出信号/ 之间的相角差，在PD输出信号中，高频交流分量伴随着直流相角偏差信号一起出现，具体情 况因 ro的类型而异。LF模块具有低通滤波特性，可以削弱ro输出中的高频交流分量，典型的 LF模块可由一阶低通滤波器或PI(英文全称:proportional integral)控制器构成。VW模 块输出一个交流信号，该信号的频率相对于给定的中心频率ω。进行移动，是LF所提供的输 入电压信号Vlf的函数。当环路锁定时，输入信号V与压控振荡器输出信号W的相位差为零。
[0004] 目前，常用的锁相环为基于同步参考坐标系(英文全称〖synchronous reference frame，SRF) 的PLL(简称为：SRF-PLL)，其典型结构如图2所示，其中，SRF-PLL的H)模块由正交信号发生 器(英文全称:Quadrature Signal Generator，QSG)和Park变换两部分组成，该算法的关键 是如何得到αβ静止坐标系下的正交分量。对单相系统，SP v = Um cos(e) = UmCos (〇)t+ φ), 通常采用二阶广义积分器(英文全称：second-order generalized integrator，S0GI)或自 适应陷波器（英文全称:adaptive notch filter，ANF)作为QSG;而对于三相系统，即Va = Umcos(9)、vb = Umcos(9-120° )、vc = Umcos(0+12O° )，采用Clarke变换或复系数传递函数可以 很容易地得到αβ静止坐标系下的正交分量。无论是单相系统还是三相系统，得到的αβ静止 坐标系下的正交分量满足下式：
[0005]
[0006] 经过Park变换后，得到dq旋转参考坐标系下的分量Vd和Vq如下：
[0007]
[0008] 其中，θ'为dq坐标系的旋转角度。
[0009] 再通过闭环控制将q轴变量控制为零，使dq坐标系的旋转角度θ'等于αβ静止坐标 系下输入电压矢量的相角0，稳态时，dq旋转参考坐标系下d轴分量就表不了输入电压的幅 值，而输入电压的相角由闭环输出决定。
[0010] 由于负载或雷电等因素的影响，作为一种典型故障，电网电压相角突跳变时有发 生。此外，在锁相环的起始工作阶段(英文全称:the start-up stage)，电网初始相角未知， 锁相环中积分器的初始状态与电网初始相角不一致，也会产生类似相角突跳变的现象。而 对于PLL系统，由于输出频率和相角处于同一回路，相角突变必然会引起频率波动，这对于 大多数负载都是不允许的；同时，输出幅值也受相角突变的影响，会引起同步输出信号出现 长时间持续振荡的现象。这一不利因素将影响锁相环算法的性能，严重时甚至造成并网变 换器过压或过流损坏。
[0011] 虽然，相关的文献和技术针对相角突跳变对锁相效果的负面影响提出了一些抑制 措施，但往往存在响应速度慢、结构复杂、计算量大、通用性不强等问题。
[0012]例如，在现有文献[1]中，引入了自适应积分系数K1，当检测到的相角误差较小时， 使Ki增大，加快系统响应速度;而当相角误差较大时，使Ki减小，从而减小相角突变对输出频 率的影响，系统振荡减小。而实际应用中，这种方法会使响应速度减慢。
[0013] 再例如，在现有文献[2]中，针对三相PLL系统，通过增加前馈环节，实时计算出相 角误差，并以此替代锁相环中的中心频率ω。，可以改善响应速度，克服相角跳变的影响。不 过，由于需要再进行Park变换和计算反正切函数，运算量增大，实现较为复杂。
[0014] 现有文献：
[0015] [I]Karimi-Ghartemani M，Khajehoddin S A, Jain P K，et al. Problems of startup and phase jumps in PLL systems[J]. IEEE Transactions on Power Electronics，2012，27(4):1830-1838·
[0016] [2]Liccardo F,Marino P,Raimondo G.Robust and fast three-phase PLL tracking system[J]. IEEE Transactions Industrial Electronics，2011，58( I):221-231.
【发明内容】
[0017] 鉴于以上所述现有技术的缺点，本发明的目的在于针对SRF-PLL算法提供一种改 进方法，用于解决在电网电压锁相同步过程中输入电压相角突跳变对锁相同步结果造成负 面影响的问题。
[0018] 为实现上述目的及其他相关目的，本发明提供以下技术方案：
[0019] -种电网电压同步算法SRF-PLL中的相位突跳变抑制方法，所述抑制方法包括:获 取基于同步参考坐标系的锁相环的输出相角；以及获取在所述锁相环的鉴相器中经Park变 换得到的dq旋转参考坐标系下d轴对应的电压分量值，判断所述电压分量值的大小:若所述 电压分量值小于零，则对所述相角增加一个角度I并予以输出；若所述电压分量值大于或 等于零，则对所述相角不作改变，直接予以输出。
[0020]另外，本发明还提供了一种电网电压同步算法SRF-PLL中的相位突跳变抑制装置， 包括:相角相加单元，获取基于同步参考坐标系的锁相环的输出相角，对所述相角增加一个 角度I并予以输出；相位校正单元，连接所述相角相加单元，获取基于同步参考坐标系的锁 相环的输出相角和在所述锁相环的鉴相器中经Park变换得到的dq旋转参考坐标系下d轴对 应的电压分量值，在判断所述电压分量值小于零时，将所述相角相加单元的输出结果予以 输出，而在所述电压分量值大于或等于零时直接输出所述相角。
[0021] 另外，本发明还提供了一种基于同步参考坐标系的锁相环，至少包括鉴相器、环路 滤波器及压控振荡器，并在所述压控振荡器和鉴相器之间设置一相角反馈回路，且所述相 角反馈回路包括上述抑制装置。
[0022] 如上所述，本发明至少具有以下有益效果:本发明能够在不明显增加算法结构复 杂度和计算量的前提下，有效解决由于输入电网电压相角突跳变引起的锁相环同步输出信 号长时间振荡问题，且本发明普遍适用于所有的SRF-PLL算法。
【附图说明】
[0023]图1显示为现有技术中一种数字锁相环的原理图。
[0024]图2显示为现有技术中一种基于同步参考坐标系的锁相环典型结构原理图。
[0025]图3显示为本发明中一种电网电压锁相同步过程中相位突变的抑制方法的实现流 程图。
[0026]图4显示为本发明中一种电网电压锁相同步过程中相位突变的抑制装置的原理 图。
[0027]图5显示为抑制装置应用在SRF-PLL中的原理图。
[0028]图6a显示为在参考信号初始相角为135°时不加本发明装置的电压跟踪波形效果 图。
[0029]图6b显示为在参考信号初始相角为135°时加本发明装置的电压跟踪波形效果图。
[0030] 图7a显示为在参考信号初始相角为185°时不加本发明装置的电压跟踪波形效果 图。
[0031] 图7b显示为在参考信号初始相角为185°时加本发明装置的电压跟踪波形效果图。 [0032] 元件标号说明
[0033] 40 相位突跳变抑制装置
[0034] 401 相角相加单元
[0035] 402 相位校正单元
[0036] SlO ~S302 步骤
【具体实施方式】
[0037] 以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书 所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实 施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离 本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施 例中的特征可以相互组合。
[0038] 需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构 想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的