中介基板及其制法
【技术领域】
[0001]本发明是有关于一种半导体基板及其制法，尤指一种中介基板及其制法。
【背景技术】
[0002]随着电子产品逐渐朝微型化发展，一般印刷电路板(PCB)表面可供设置半导体封装件的面积越来越小，因此业界遂发展出一种半导体封装件的立体堆栈技术，其于一半导体封装件上迭置另一半导体封装件，而成为一层迭式封装结构(package onpackage, POP)，以符合高密度组件设置的要求。
[0003]传统的层迭式封装结构是将一半导体封装件透过多个焊球而接置并电性连接至另一半导体封装件，然而由于受限于制程关系，该些焊球尺寸及间距皆需有一定尺寸，在封装件有限面积下，即会缩减封装件对外的电性接点，且造成整体封装结构的厚度偏高。
[0004]请参阅图1，为进一步提升层迭式封装结构的电性接点数量与轻薄发展，业界遂在第一半导体封装件IA与第二半导体封装件IB间设置一中介基板(Interposer) 10，其中该中介基板10第一表面及第二表面设有第一线路层11及第二线路层12，且该中介基板10中设有导电穿孔13以电性连接第一线路层11及第二线路层12，以供第一半导体封装件IA透过第一导电材料14接置并电性连接至中介基板10的第一线路层11，再透过该中介基板10的第二线路层12及第二导电材料15接置并电性连接至第二半导体封装件1B，以构成一层迭式封装结构。
[0005]请参阅图2A至2E，为一中介基板的制程。
[0006]如图2A所不，首先提供一核心板20，该核心板20具相对的第一表面20a及第二表面20b，并于该核心板20中钻设多个贯穿该第一及第二表面的穿孔20c，接着再于该核心板第一表面、第二表面及穿孔中镀上一金属层21。
[0007]如图2B所不，图案化该核心板20第一表面20a及第二表面20b的金属层以形成第一线路层21a及第二线路层21b，并使该第一线路层21a及第二线路层21b可透过形成于该穿孔中的金属层(亦即导电穿孔21c)而相互电性连接。再于该第一线路层21a及第二线路层21b上形成绝缘层(防焊层)22，并使该绝缘层22形成有多个开口以外露部分该第一线路层21a及第二线路层21b。
[0008]如图2C所示，于该核心板20第一表面20a及第二表面20b的绝缘层22上覆盖一导电层23及阻层24。
[0009]如图2D所示，图案化该阻层24，以形成有多个开口而外露出部分该第二线路层21b ;接着进行电镀制程，以在该阻层开孔中形成导电材料25，该导电材料25与第二线路层21b电性耦接。
[0010]如图2E所示，移除该阻层24及其所覆盖的导电层23，以形成一中介基板。
[0011 ] 然而前述制程复杂且成本较高，且于前述制程中因需额外设置导电层，该导电层的设置容易影响中介基板电性质量；此外，于制程时中介基板厚度会受限，当其厚度越薄时(例如130 μπι以下)，生产不易且易造成破损；再者，此类制程中线路的线宽/线距(L/S)设计易受限制，当L/S为25/25 μπι以下时，良率亦受到影响。
[0012]因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
【发明内容】
[0013]鉴于上述现有技术的缺失，本发明提供一种中介基板的制法，包括:提供一承载板，并于该承载板表面形成多个凹槽及在该凹槽中形成第一介电材料层；于该承载板及第一介电材料层上形成第一线路层；于该第一线路层上形成多个第一导电块；于该第一介电材料层、第一线路层及多个第一导电块上覆盖第二介电材料层，并使该第一导电块端部外露出该第二介电材料层；于该第二介电材料层上形成第二线路层，并使该第二线路层电性连接至该第一导电块；于该第二线路层上形成多个第二导电块；以及移除该承载板。
[0014]本发明更提供一种中介基板，包括:第一介电材料层、第二介电材料层、第一线路层、第二线路层、第一导电块、以及第二导电块。该第二介电材料层具有相对的第一表面及第二表面；该第一线路层具有相对的第一表面及第二表面，且该第一线路层嵌埋于第二介电材料层中，该第一线路层的第一表面与该第二介电材料层第一表面齐平；该第一介电材料层形成于该第二介电材料层第一表面上，且该第一介电材料层具有多个开口以外露出部分该第一线路层；该第一导电块具有相对的第一端面及第二端面，该第一导电块的第一端面连接该第一线路层的第二表面，且该第一导电块的第二端面与该第二介电材料层的第二表面齐平；该第二线路层具有相对的第一表面及第二表面，该第二线路层形成于该第二介电材料层的第二表面上，且部分该第二线路层的第一表面连接该第一导电块的第二端面；该第二导电块形成于该第二线路层的第二表面上。
[0015]本发明更提供一种中介基板的制法第二实施态样，包括:提供一承载板，并于该承载板上形成第一介电材料层，且该第一介电材料层形成有多个开口以外露出部分该承载板；于该承载板及第一介电材料层上形成第一线路层，部分该第一线路层形成于该介电材料层开口中，部分该第一线路层形成于该介电材料层上；于该第一线路层上形成多个第一导电块；于该第一介电材料层、第一线路层、及第一导电块上覆盖一第二介电材料层，并使该第一导电块端面外露出该第二介电材料层；于该第二介电材料层上形成一第二线路层，并使该第二线路层电性连接该第一导电块；于该第二线路层上形成多个第二导电块；以及移除该承载板。
[0016]本发明更提供一种中介基板的第二实施态样，该中介基板即包含有第一介电材料层、第二介电材料层、第一线路层、第二线路层、第一导电块、及第二导电块。该第一介电材料层具有相对的第一表面、第二表面、及多个贯穿该第一表面与第二表面的开口 ；该第一线路层具有相对的第一表面及第二表面，其中部分该第一线路层形成于该第一介电材料层的第二表面上，且该第一线路层的其余部分则形成于该第一介电材料层的开口中，以使部分该第一线路层的第一表面外露出该第一介电材料层且与该第一介电材料层的第一表面齐平；该第一导电块形成于该第一线路层的第二表面上；该第二介电材料层覆盖于该第一介电材料层的第二表面及该第一线路层的第二表面上，且包覆该第一导电块，并使第一导电块端部外露出该第二介电材料层；该第二线路层形成于该第二介电材料层上，且电性连接至该第一导电块；该第二导电块形成于该第二线路层上。
[0017]透过前述说明可知，本发明的中介基板及其制法是先在一承载板上蚀刻形成凹槽，以在该凹槽中填充介电材形成第一介电材料层，或在该承载板上先形成图案化的第一介电材料层，再依序于该承载板及该第一介电材料层上形成第一线路层、第一导电块、及第二介电材料层，并使该第一线路层及第一导电块嵌埋于第二介电材料层中，再于该第二介电材料层上形成第二线路层及第二导电块，以形成无核心(coreless)及具细线路的中介基板，藉以达到产品轻薄化目的，同时本发明亦可解决现有制程中线路的线宽/线距(L/S)设计受到限制问题。再者，本制程仅外露出部分的第一线路层，以供接置外部电子组件，毋需额外设置绝缘层(防焊层)，同时毋需额外设置导电层，以减化制程及成本。
【附图说明】
[0018]图1为现有层迭式封装结构的剖面示意图；
[0019]图2A至2E为现有中介基板的制法剖面示意图；
[0020]图3A至3K为本发明的中介基板的制法第一实施例的剖面示意图；
[0021]图4A至4B为本发明的中介基板的制法第二实施例的剖面示意图；
[0022]图5A至51为本发明的中介基板的制法第三实施例的剖面示意图;以及
[0023]图6A至6B为本发明的中介基板的制法第四实施例的剖面示意图。
[0024]其中，附图标记说明如下:
[0025]IA第一半导体封装件
[0026]IB第二半导体封装件
[0027]10中介基板
[0028]11第一线路层
[0029]12第二线路层
[0030]13导电穿孔
[0031]14第一导电材料
[0032]15第二导电材料
[0033]20核心板
[0034]20a第一表面
[0035]20b第二表面
[0036]20c穿孔
[0037]21金属层
[0038]21a第一线路层
[0039]21b第二线路层
[0040]21c导电穿孔
[0041]22绝缘层
[0042]23导电层
[0043]24阻层
[0044]25导电材料
[0045]30、50 承载板
[0046]31a、51a 第一阻层
[0047]300凹槽
[0048]32a、52a 第一介电材料层
[0049]3 lb、5 Ib 第二阻层
[0050]33a、53a 第一线路层
[0051]31c、51c 第三阻层
[0052]34a、54a 第一导电块
[0053]32b、52b 第二介电材料层
[0054]31d、51d 第四阻层
[0055]33b、53b 第二线路层
[0056]31e第五阻层
[0057]34b、54b 第二导电块
[0058]321b、521a 第一表面
[0059]322b、