固体摄像装置及电子设备的制作方法

固体摄像装置及电子设备本申请是申请日为2010年5月4日、发明名称为“固体摄像装置、固体摄像装置的驱动方法及电子设备”的第201010161785.2号专利申请的分案申请。相关申请的交叉参考本申请包含与在2009年5月11日向日本专利局提出的日本优先权专利申请JP2009-114250的公开内容相关的主题，在此将该日本优先权专利申请的全部内容以引用的方式并入本文中。技术领域本发明涉及固体摄像装置、固体摄像装置的驱动方法及电子设备。

背景技术：
例如数码相机等把光转换成电信号并输出图像信号的摄像装置包括作为图像捕捉部(光电转换部)的固体摄像装置。近年来，在固体摄像装置领域中，随着像素数量的增加和帧频的提高，实现高速读取的技术和实现低能耗的技术变成必要的技术。一种类型的固体摄像装置是互补金属氧化物半导体(ComplementaryMetalOxideSemiconductor，CMOS)(包括MOS)图像传感器(下文称作“CMOS图像传感器”)，它具有能够通过与CMOS集成电路相同的工艺来制造的优点。CMOS图像传感器的结构使得：各像素的电荷被转换成电信号，并且在各个像素列中并行处理从各像素读取的电信号。通过对各个像素列的并行处理能够提高像素信号的读出速度。至此，作为从以矩阵形式布置的多个像素中并行读出各个像素列的信号的CMOS图像传感器，存在对各像素列的像素信号进行模拟数字转换(下文称作“AD(analog-to-digital)转换”)的已知列AD转换型CMOS图像传感器(JP-A-2005-278135(专利文件1))。列AD转换型CMOS图像传感器采用如下结构：在以矩阵形式二维布置的像素的垂直方向上共用信号读出线(下文称作“垂直信号线”)，并且每个像素列均设有AD转换电路和读出电路。然后，同时对AD转换电路和读出电路进行驱动，从而进行与像素列总数一致的同时信号处理。AD转换电路利用比较器对各像素列将通过垂直信号线供给的模拟像素信号与具有斜度且线性变化的斜坡波形的参考信号进行比较，并让计数器开始计数操作。计数器与恒定周期的时钟同步地进行计数操作。随后，当模拟像素信号与参考信号相交时，在比较器的输出反转的时刻，AD转换电路停止计数器的计数操作。计数器的最终计数值变为与模拟像素信号的大小对应的数字信号。如上所述，列AD转换系统是读出系统，其特征在于，由于对一行的像素信号同时进行A/D转换，因而可以进行高速摄像。近年来，对于高速摄像的要求越来越高。在列AD转换型CMOS图像传感器中，减少垂直读出线的数量(行数/线数)以满足要求。作为减少垂直读出线数量的方法，提出了一种交错扫描(interlacedscanning)方法，例如，在恒定行周期内跳过像素行的垂直稀疏读出(thinning-out)法，或者读出垂直方向的特定区域的像素信号的垂直分割(verticalsegmentation)法。然而，当通过稀疏读出来减少读出线的数量时会引起分辨率下降，并且当通过交错扫描来减少垂直读出线的数量时，由于视角的减小会使摄像图像变得横向较长。

技术实现要素：
因此，鉴于上述问题，本发明的目的是期望提供一种固体摄像装置、该固体摄像装置的驱动方法和电子设备，所述固体摄像装置能够减轻垂直稀疏读出时的分辨率劣化，并且当对像素行进行交错扫描时通过抑制视角的减小能够防止摄像图像变得横向较长。本发明的实施例提供一种固体摄像装置，所述固体摄像装置包括：像素阵列部，在所述像素阵列部中，以矩阵形式二维布置有包括光电转换元件的像素，并且每个像素行布置有传输驱动信号以从所述像素读出信号的多条系统像素驱动线，所述多条系统像素驱动线传输用于从所述像素读出信号的驱动信号；以及行扫描部，它通过所述多条系统像素驱动线把所述驱动信号同时输出至不同像素列的多个像素行。行扫描部通过多条系统像素驱动线把像素的驱动信号同时输出至不同像素列的多个像素行，从而能够对不同像素列的多个像素行同时进行扫描。这样，相对于多个像素行，从一个像素行的一部分像素而非全部像素中读出信号。换句话说，当关注一个像素行时，在信号读出时一部分像素的信号被稀疏。通过这种水平稀疏读出，可以减少水平方向的信号数量。因此，与未进行水平稀疏读出的情况相比，可以增大帧频，并且当对像素行进行交错扫描时，能够抑制视角减小。本发明的实施例还提供一种固体摄像装置的驱动方法，所述驱动方法包括如下步骤：驱动所述固体摄像装置，在所述固体摄像装置的像素阵列部中，以矩阵形式二维布置有包括光电转换元件的像素，并且每个像素行布置有多条系统像素驱动线，所述多条系统像素驱动线传输用于从所述像素读出信号的驱动信号；在驱动所述固体摄像装置时，通过所述多条系统像素驱动线将所述驱动信号同时输出至不同像素列的多个像素行。本发明的实施例还提供一种电子设备，所述电子设备包括：固体摄像装置，所述固体摄像装置包括：像素阵列部，在所述像素阵列部中，以矩阵形式二维布置有包括光电转换元件的像素，并且每个像素行布置有多条系统像素驱动线，所述多条系统像素驱动线传输用于从所述像素读出信号的驱动信号；以及行扫描部，它通过所述多条系统像素驱动线把所述驱动信号同时输出至不同像素列的多个像素行。本发明的另一实施例提供一种固体摄像装置，所述固体摄像装置包括：像素阵列部，在所述像素阵列部中，以矩阵形式二维布置有包括光电转换元件的像素，并且每个像素列布置有多条系统信号线，所述多条系统信号线传输从所述像素读出的信号的多条系统像素驱动线；以及行扫描部，它把用于从所述像素读出信号的驱动信号同时输出至多个像素行。行扫描部把像素的驱动信号同时输出至多个像素行，从而能够从多个像素行把像素的信号读出至多条系统信号线。此时，当对各像素列均选择多条系统信号线中的一条时，相对于多个像素行，从一个像素行的一部分像素而非全部像素中读出信号。换句话说，当关注一个像素行时，在信号读出时一部分像素的信号被稀疏。通过这种水平稀疏读出，可以减少水平方向的信号数量。因此，与未进行水平稀疏读出的情况相比，可以增大帧频，并且当对像素行进行交错扫描时，能够抑制视角减小。本发明的实施例还提供一种固体摄像装置的驱动方法，所述驱动方法包括如下步骤：驱动所述固体摄像装置，在所述固体摄像装置的像素阵列部中，以矩阵形式二维布置有包括光电转换元件的像素，并且每个像素列布置有多条系统信号线，所述多条系统信号线传输从所述像素读出的信号；在驱动所述固体摄像装置时，将用于从所述像素读出信号的驱动信号同时输出至多个像素行。本发明的实施例还提供一种电子设备，所述电子设备包括：固体摄像装置，它包括：像素阵列部，在所述像素阵列部中，以矩阵形式二维布置有包括光电转换元件的像素，并且每个像素列布置有多条系统信号线，所述多条系统信号线传输从所述像素读出的信号；以及行扫描部，它把用于从所述像素读出信号的驱动信号同时输出至多个像素行。根据本发明的实施例，当对像素行进行交错扫描时，进行水平稀疏读出，从而能够抑制视角减小，并因此能够防止摄像图像变得横向较长。附图说明图1是示出了应用本发明的CMOS图像传感器的系统结构概略的系统结构图。图2是示出了单位像素的电路结构示例的电路图。图3是示出了本发明第一实施例的CMOS图像传感器的系统结构概略的系统结构图。图4A和图4B是示出了单位像素与两条系统像素驱动线的连接示例的图。图5是示出了RGB拜耳(Bayer)排列的颜色编码的图。图6是第一实施例的CMOS图像传感器中同时扫描多个像素行的模式的驱动示例的操作说明图。图7A～图7C是用于解释第一实施例的CMOS图像传感器的操作和效果的图。图8是示出了在采用改变列扫描顺序的方法的情况下列扫描部的结构示例的框图。图9A和图9B是第一实施例的CMOS图像传感器中扫描单个像素行的模式的驱动示例的操作说明图。图10是示出了本发明第二实施例的CMOS图像传感器的系统结构概略的系统结构图。图11是本发明第二实施例的CMOS图像传感器中同时扫描多个像素行的模式的驱动示例的操作说明图。图12A和图12B是本发明第二实施例的CMOS图像传感器中扫描单个像素行的模式的驱动示例的操作说明图。图13是示出了本发明第三实施例的CMOS图像传感器的系统结构概略的系统结构图。图14是示出了本发明第四实施例的CMOS图像传感器的系统结构概略的系统结构图。图15是示出了背面入射型像素结构的剖面图。图16是示出了作为本发明实施例的电子设备示例的摄像装置的结构示例的框图。具体实施方式下面参照附图详细说明用于实现本发明的方式(下文称作“实施例”)。顺便地，按照如下顺序进行说明：1.应用了本发明的固体摄像装置2.第一实施例(每一像素行均设有两条系统像素驱动线的示例)3.第二实施例(每一像素行均设有两条系统垂直信号线的示例)4.第三实施例(垂直像素相加的示例)5.第四实施例(水平稀疏读出+垂直像素相加的示例)6.背面入射型像素结构7.电子设备(摄像装置的示例)1.应用了本发明的固体摄像装置系统结构图1是示出了应用本发明的固体摄像装置，例如，作为一种XY地址型固体摄像装置的CMOS图像传感器的概略的系统结构图。此处，CMOS图像传感器是通过使用CMOS工艺或者部分地使用该工艺而得到的图像传感器。应用示例的CMOS图像传感器10包括形成在半导体基板(下文有时称作“芯片”)11上的像素阵列部12以及与像素阵列部12集成在相同芯片11上的周边电路部。在本示例中，作为周边电路部，例如设有行扫描部13、列处理部14、列扫描部15和系统控制部16。在像素阵列部12中，单位像素(下文有时简称为“像素”)以矩阵形式二维布置，各个单位像素包括产生具有与入射光量对应的电荷量的光电荷并把该光电荷存储在内部的光电转换元件。稍后说明单位像素的具体结构。此外，在像素阵列部12中，对于矩阵像素布置中的各像素行，像素驱动线17沿水平方向/行方向(像素行的像素排列方向)布置，并且对于各像素列，垂直信号线18沿垂直方向/列方向(像素列的像素排列方向)布置。像素驱动线17传输用于从像素中读取信号的驱动信号。尽管图1示出了像素驱动线17为一条布线，但不限于一条布线。像素驱动线17的一端连接至对应于各行的行扫描部13的输出端。行扫描部13包括移位寄存器和地址解码器等，并且作为像素驱动部对全部像素同时或者以行为单位驱动像素阵列部12的各个像素。尽管省略了行扫描部13的具体结构的图示，但行扫描部通常包括两个扫描系统：读出扫描系统和清除扫描系统。为了从单位像素中读出信号，读出扫描系统以行为单位依次选择并扫描像素阵列部12的单位像素。从单位像素中读出的信号是模拟信号。清除扫描系统在比读出扫描早与快门速度相等的时间之前对将要受到读出扫描系统的读出扫描的读出行进行清除扫描。通过清除扫描系统的清除扫描，把不必要的电荷从读出行的单位像素的光电转换元件中清除，从而使光电转换元件复位。因此，通过清除扫描系统对不必要电荷的清除(复位)来进行所谓的电子快门操作。这里，电子快门操作是释放光电转换元件的光电荷并重新开始曝光(开始存储光电荷)的操作。通过读出扫描系统的读出操作读出的信号对应于在前一读出操作或电子快门操作之后入射的光量。从前一读出操作的读出时刻或电子快门操作的清除时刻到当前读出操作的读出时刻的期间是单位像素内光电荷的存储期间(曝光期间)。从通过行扫描部13选择并扫描的像素行的各个单位像素输出的信号通过各条垂直信号线18被供给至列处理部14。对于像素阵列部12的各像素列，列处理部14对通过垂直信号线18从选中行的各像素输出的信号进行预定信号处理，并临时保持信号处理后的像素信号。具体地，列处理部14接收单位像素的信号，并对该信号进行诸如利用相关双采样(CorrelatedDoubleSampling，CDS)的噪声去除、信号放大或者AD转换等信号处理。通过噪声去除处理除去复位噪声或者例如放大晶体管的阈值变化等像素固有的固定模式噪声。顺便地，这里例示的信号处理仅仅是示例，并且信号处理不限于这些。列扫描部15包括移位寄存器和地址解码器等，并且依次选择与像素列对应的列处理部14的单位电路。通过列扫描部15的选择扫描，受到列处理部14的信号处理的像素信号被依次输出至水平总线19，并且通过水平总线19被传输至芯片11的外部。系统控制部16接收从芯片11外部供给的时钟及指示操作模式的数据，并且输出诸如CMOS图像传感器10的内部信息等数据。系统控制部16还包括用于产生各种时序信号的时序发生器，并且基于该时序发生器所产生的各种时序信号对诸如行扫描部13、列处理部14和列扫描部15等周边电路部进行驱动控制。单位像素的电路结构图2是示出了单位像素20的电路结构示例的电路图。如图2所示，该电路示例的单位像素20除了包括例如作为光电转换部的光电二极管21之外，还包括传输晶体管22、复位晶体管23、放大晶体管24和选择晶体管25这四个晶体管。这里，例如使用N沟道MOS晶体管作为上述四个晶体管22～25。然而，这里例示的传输晶体管22、复位晶体管23、放大晶体管24和选择晶体管25的导电类型的组合仅是示例，并且不限于这样的组合。对于该单位像素20，同一像素行的各个像素共用地设有例如传输线171、复位线172和选择线173这三条驱动布线作为像素驱动线17。传输线171、复位线172和选择线173各自的端部以像素行为单位连接至与各个像素行对应的行扫描部13的输出端，并且各条线分别传输用于驱动像素20的驱动信号，即传输脉冲复位脉冲和选择脉冲光电二极管21的阳极电极连接至负侧电源(例如，地)，光电二极管把所接收的光光电转换成具有与所接收的光量对应的电荷量的光电荷(这里是光电子)并存储光电荷。光电二极管21的阴极电极通过传输晶体管22电连接至放大晶体管24的栅极电极。电连接至放大晶体管24的栅极电极的节点26称作浮动扩散(FloatingDiffusion，FD)部。传输晶体管22连接在光电二极管21的阴极电极与FD部26之间。高电平(例如，Vdd电平)处于激活状态(下文称作“高激活”)的传输脉冲通过传输线171被供给至传输晶体管22的栅极电极。于是，传输晶体管22处于导通(ON)状态，并把通过光电二极管21的光电转换所产生的光电荷传输至FD部26。复位晶体管23的漏极电极连接至像素电源Vdd，并且复位晶体管23的源极电极连接至FD部26。高激活复位脉冲通过复位线172被供给至复位晶体管23的栅极电极。于是，复位晶体管23处于导通(ON)状态，并通过把FD部26的电荷释放至像素电源Vdd而将FD部26复位。放大晶体管24的栅极电极连接至FD部26，并且放大晶体管24的漏极电极连接至像素电源Vdd。放大晶体管24把通过复位晶体管23复位后的FD部26的电位作为复位信号(复位电平)Vreset输出。此外，放大晶体管24把通过传输晶体管22传输信号电荷后的FD部26的电位作为光存储信号(信号电平)Vsig输出。例如，选择晶体管25的漏极电极连接到放大晶体管24的源极电极，并且选择晶体管25的源极电极连接到垂直信号线18。高激活选择脉冲通过选择线173被供给至选择晶体管25的栅极电极。于是，选择晶体管25处于导通(ON)状态，使单位像素20处于选择状态，并把从放大晶体管24输出的信号传送至垂直信号线18。顺便地，也可以采用选择晶体管25连接在像素电源Vdd与放大晶体管24的漏极之间的电路结构。此外，单位像素20不限于包括四个晶体管的像素结构。例如，也可以采用包括三个晶体管的像素结构，在这三个晶体管中有一个晶体管既用作放大晶体管24也用作选择晶体管25，并且像素电路的结构也不受限制。2.第一实施例图3是示出了本发明第一实施例的CMOS图像传感器10A的系统结构概略的系统结构图。在附图中，与图1所示相同的部分用相同的附图标记表示。本实施例的CMOS图像传感器10A被构造为如下结构：各像素行均布置有多条，例如两条系统像素驱动线17。单位像素20以两个相邻列为单位与两条系统像素驱动线17A和17B连接。具体地，连接关系如下：从附图左侧起，第一像素列和第二像素列的各个像素20都连接到像素驱动线17A，第三像素列和第四像素列的各个像素20都连接到像素驱动线17B，第五像素列和第六像素列的各个像素20都连接到像素驱动线17A，等等。单位像素20通过两条系统像素驱动线17A和17B中的一者驱动。顺便地，在图3中，两条系统像素驱动线17A和17B中的每一条都作为一条线示出。然而，当单位像素20具有图2所示的像素结构时，像素驱动线17A和17B中的每一条都包括例如传输线171、复位线172和选择线173这三条布线。各个像素20可以直接连接到像素驱动线17A和17B，或者可以当芯片11的尺寸有富余时通过开关连接到像素驱动线17A和17B。作为示例，下面参照图4A和图4B具体说明作为线连接对象的像素驱动线17是传输线171(171A、171B)的情况。在图4A和图4B中，在直接连接(图4A)的情况下，与图2和图3类似地，传输晶体管22的栅极电极以两个相邻列为单位直接连接到传输线171A和171B。在通过开关连接(图4B)的情况下，全部像素行的传输晶体管22的栅极电极通过开关SW连接到传输线171A和171B。当开关SW处于例如图4B所示的开关状态时，能够得到与图4A相同的连接关系。也就是说，根据通过开关SW连接的示例(图4B)，通过切换开关SW，能够选择传输线171A和171B中的哪条与传输晶体管22的栅极电极连接。因此，可以自由地对传输线171A和171B与单位像素20之间的连接进行重新布置。每个像素行都布置有两条系统像素驱动线17A和17B，而行扫描部13可以选择性地采用扫描单个像素行的模式和同时扫描多个像素行的模式。基于外部的指令，上述模式在系统控制部16的控制下进行切换。在扫描单个像素行的模式的情况下，行扫描部13通过两条系统像素驱动线17A和17B把驱动信号(传输脉冲复位脉冲和选择脉冲)同时输出至单个像素行。与现有技术类似地，根据行扫描部13的行扫描，当对于各像素行依次选择读出行时，能够从所选行的各个像素读出信号。在同时扫描多个像素行的模式的情况下，行扫描部13通过两条系统像素驱动线17A和17B把驱动信号(传输脉冲复位脉冲和选择脉冲)同时输出至多个图像行，在本示例中为两个像素行。根据行扫描部13的行扫描，对于各像素列，可以选择要读出像素信号的读出行。结果，在本示例的情况下，对于不同的像素列可以进行两行同时读出的操作。在行扫描部13中，通过指定作为同时读出对象的像素行的两个地址，或者指定一个地址并指定稀疏数(行数)或者同时选择数，能够容易地实现驱动信号向两个像素行的同时输出。在这里的地址指定示例中，假定行扫描部13通过使用地址解码器构成。然而，在行扫描部13通过使用移位寄存器构成的情况下，也可以将驱动信号同时输出至多个像素行。具体地，例如按如下方式能够实现同时选择两个像素行的情况：行扫描部13通过使用两个移位寄存器构成，并且两个移位寄存器的扫描开始时刻变化一定时间，该一定时间等于作为同时读出对象的两个像素行之间的扫描时间差。在任何情况下，行扫描部13对各个像素20进行驱动，使得多个像素20的信号不被同时读出至一条垂直信号线18。列处理部14对各像素列都采用把模拟像素信号转换成数字信号的列AD转换系统。列AD转换系统的列处理部14具有如下结构：至少包括比较器141和计数器142的电路结构的AD转换电路140作为单元电路，并且AD转换电路140被布置为对应于像素阵列部12的各像素列。在列AD转换系统的情况下，CMOS图像传感器10A包括参考信号生成部30，该参考信号生成部30生成要被供给至列处理部14的参考信号。参考信号生成部30例如包括数字模拟(Digital-to-Analog，DA)转换电路，并且生成具有斜度且线性变化的斜坡波形(所谓的RAMP波形)的参考信号REF。参考信号REF被共同供给至全部像素列的比较器141的一个输入端子(例如，同相输入端子)。对于各像素列，比较器141将通过垂直信号线18供给至另一输入端子(例如，反相输入端子)的模拟像素信号与参考信号REF进行比较。此时，计数器142同时开始计数操作。计数器142包括例如增(U)/减(D)计数器，并且与具有恒定周期的时钟同步地进行计数操作。当模拟像素信号与参考信号REF相交时，比较器141的输出反转。计数器142在比较器141的输出反转的时刻停止计数操作。计数器142的最终计数值变成与模拟像素信号的大小对应的数字数据(像素数据)。通过与列扫描部15的列扫描同步地依次接通的水平扫描开关(未示出)，该数字数据被依次读出至水平总线19。同时扫描多个像素行的模式下面说明在同时扫描多个像素行的模式的情况下的CMOS图像传感器10A的具体驱动示例。这里，参照图6的操作说明图进行说明，并使用布置在像素阵列部12上的滤色器的颜色编码是例如图5所示的R(红)、G(绿)和B(蓝)拜耳排列的情况作为示例。为了简化附图，图6示出了4个垂直像素×4个水平像素的像素排列。此外，在图6中，读出对象的像素被粗线包围。在此操作说明中，作为示例，进行垂直1/3稀疏读出：以三个像素行为一个单位，跳过三行中的两行，并且从剩下一行的像素中读出信号。因为通过进行垂直稀疏读出可以减少垂直读出线的数量(行数/线数)，因此与未进行垂直稀疏读出的情况相比，能够实现高速摄像。当进行垂直1/3稀疏读出时，行扫描部13通过像素驱动线中的一条像素驱动线17A将驱动信号(传输脉冲复位脉冲和选择脉冲)同时输出至从上方起的第一像素行和第四像素行。通过行扫描部13的行扫描，从第一像素行每隔两个像素读出R像素的信号和G像素的信号，并且从第四像素行每隔两个像素读出G像素的信号和B像素的信号。也就是说，除了垂直1/3稀疏读出之外，还通过两行同时读出进行水平2/4稀疏读出。如上所述，例如，各像素行均布置有两条系统像素驱动线17A和17B，并且当使两个相邻列为一个单位时，各个像素20连接至像素驱动线17A和17B，因而对于不同的像素列可以同时扫描两个像素行。于是，在上述示例中，进行垂直1/3稀疏读出的同时，可以进行水平2/4稀疏读出。当关注一个像素行时，由于水平2/4稀疏读出使水平方向上的像素读出数量减半，因而与未进行水平稀疏读出的情况相比能够提高帧频。此外，由于可以减少水平方向的像素读出数量，因而能够消除未进行水平稀疏读出的情况下的视角减小等缺点，并且能够防止摄像图像变得横向较长。顺便地，在本操作示例中，尽管使用两行同时读出的情况作为示例进行了说明，但不限于两行同时读出。在三行同时读出的情况下，水平方向的像素读出数量可以减小到1/3，并且在四行同时读出的情况下，水平方向的像素读出数量可以减小到1/4。此外，在本操作示例中，为了减小垂直读出的数量(行数/线数)，把在恒定行周期内使用跳过像素行的垂直稀疏读出方法的情况作为示例，然而，不限于该方法。例如，可以使用读出垂直方向特定区域内的像素的信号的垂直分割方法，或者可以结合使用垂直稀疏读出方法和垂直分割方法。顺便地，在未进行水平稀疏的现有技术的方法中，如图7A所示，当进行垂直分割而分割出垂直方向的像素区域的1/2，并在该分割出的区域中进行垂直1/5稀疏读出时，会引起视角减小等缺点。另一方面，如图7B所示，当在不进行垂直分割的情况下进行水平2/4稀疏读出的同时进行垂直1/5稀疏读出时，与现有技术的方法相比，能够增大视角。此外，如图7C所示，当进行垂直分割而分割出垂直方向的像素区域的2/3，并且在进行水平2/4稀疏读出的同时在该分割出的区域中进行垂直1/3稀疏读出时，与现有技术的方法相比能够增大视角和垂直分辨率。通过行扫描部13的行扫描读出的模拟像素信号被AD转换电路140转换成数字数据，然后通过列扫描部15的列扫描经水平总线19被输出至芯片11的外部。在通过列扫描部15进行列扫描时从端部依次进行扫描，从而跨两行输出像素数据。具体地，在图6的示例的情况下，依次输出第一行的R像素的数据和G像素的数据，接着，依次输出第四行的G像素的数据和B像素的数据，随后，交替输出第一行的两个像素R和G的数据以及第四行的两个像素G和B的数据。这些信号被供给至设在芯片11外部的数据处理部(例如，数字信号处理器(DigitalSignalProcessor，DSP)电路)。后级上的数据处理部对跨两行输出的像素数据进行与跨两行的输出对应的信号处理。具体地，作为示例，可以在读出两行的像素数据之后对每行进行信号处理。此外，当提高了数据处理部对于通常的一行读出和两行同时读出的兼容性时，可以采用下面的方法。也就是说，可以采用这样的方法，即，使用诸如线存储器或帧存储器等图像存储器将像素数据暂时存储在图像存储器中，并按像素行的顺序对像素数据重新排列并输出像素数据，或者可以采用通过改变列扫描顺序并按照像素行的顺序输出图像数据的方法。图8示出了采用后面的方法即改变列扫描顺序的方法的情况下列扫描部15的结构示例。图8示出了4个垂直像素×8个水平像素的像素排列。在图8中，读出对象的像素被粗线包围。在8个水平像素的像素排列情况下，列扫描部15包括四个触发器151～154。也就是说，在两行同时读出的情况下，列扫描部15包括数量为水平方向的像素数量的1/2的触发器。此外，在第二及后面的触发器152～154上设有选择输入脉冲的开关155～157。这些开关155～157把前一级的触发器151～153的各个输出脉冲作为“0”输入接收。然后，第一开关155把第三级的触发器153的输出脉冲作为“1”输入接收，第二开关156把第一级的触发器151的输出脉冲作为“1”输入接收，并且第三开关157把第二级的触发器152的输出脉冲作为“1”输入接收。在具有上述结构的列扫描部15中，开始脉冲被输入至第一级的触发器151，并且触发器152～154与水平时钟同步地进行移位操作。开始脉冲和水平时钟是从系统控制部16供给的。这里，当全部开关155～157被设定为“0”侧输入时，从触发器152～154依次输出移位脉冲，并把移位脉冲作为水平扫描脉冲提供给列处理部14，从而进行列扫描。然后，通过列扫描部15的列扫描以两列为单位交替扫描第一行和第四行。在列扫描的情况下，如上所述，跨第一行和第四行这两行输出像素数据。另一方面，当全部开关155～157被设定为“1”侧输入时，第一级的触发器151的输出脉冲被输入至第三级的触发器153。此外，第三级的触发器153的输出脉冲被输入至第二级的触发器152，并且第二级的触发器152的输出脉冲被输入至第四级的触发器154。于是，按照触发器151→(至)触发器153→(至)触发器152→(至)触发器154的顺序依次从各个级输出移位脉冲，并且移位脉冲变为水平扫描脉冲，从而进行列扫描。然后，通过列扫描部15的列扫描，首先每隔两个像素(跳过两列)扫描第一行，接着每隔两个像素扫描第四行，从而能够按照像素行的顺序输出像素数据。单个像素行的扫描模式如上所述，除了同时扫描多个像素行的模式之外，在不进行水平稀疏读出的情况下，行扫描部13还可以选择性地采用对像素行进行逐行扫描的模式。下面说明在扫描单个像素行的模式的情况下CMOS图像传感器10A的具体驱动示例。行扫描部13把两个驱动信号(传输脉冲复位脉冲和选择脉冲)同时输出至单个像素行，并通过两条系统像素驱动线17A和17B把这两个驱动信号供给至各个像素20。通过行扫描部13的行扫描可以实现现有技术的一行全列读出(one-rowwhole-columnreadout)。具体地，首先，行扫描部13把两个驱动信号同时输出至第一行。于是，如图9A所示，第一行的RGRG…的各个像素的信号通过垂直信号线18被同时读出。接着，行扫描部13把两个驱动信号同时输出至第二行，从而如图9B所示，第二行的GBGB…的各个像素的信号通过垂直信号线18被同时读出。此后，类似地，行扫描部13按照第三行、第四行、…的顺序进行行扫描，从而对于全部列能够依次逐行地从像素20读出信号。顺便地，在图9A和图9B中，读出对象的像素被粗线包围。3.第二实施例图10是示出了第二实施例的CMOS图像传感器10B的系统结构概略的系统结构图。在附图中，与图3所示相同的部分用相同的附图标记表示。本实施例的CMOS图像传感器10B具有如下结构：各像素列均布置有多条，例如两条系统(两条线)的垂直信号线18。对于各个像素行，单位像素20交替地连接到两条系统垂直信号线18A和18B。具体地，连接关系如下：从附图上方起的第一像素行的各个像素20都连接到垂直信号线18A，第二像素行的各个像素20都连接到垂直信号线18B，第三像素行的各个像素20都连接到垂直信号线18A，等等。每个像素行都布置有一条系统像素驱动线17。在各像素行中，单位像素20都连接至像素驱动线17。顺便地，尽管图10示出了作为一条系统像素驱动线17的一条布线，但是当单位像素20具有图2所示的像素结构时，像素驱动线17包括例如三条线：传输线171、复位线172和选择线173。当各个像素20连接至垂直信号线18A和18B时，与第一实施例的像素驱动线17A和17B的情况类似，它们可以直接连接，或者当芯片11的尺寸有富余时可以采用通过开关连接的结构。当单位像素20具有图2所示的像素结构时，像素20通过选择晶体管25的源极电极与垂直信号线18A和18B连接。当开关插入单位像素20与垂直信号线18A和18B之间时，对于全部像素列，选择晶体管25的源极电极都通过开关连接至垂直信号线18A和18B。如上所述，由于开关插入单位像素20与垂直信号线18A和18B之间，因而通过对开关进行切换，能够选择垂直信号线18A和18B中的哪条与单位像素20连接。因此，可以自由地对垂直信号线18A和18B与单位像素20之间的连接进行重新布置。每个像素列都布置有两条系统垂直信号线18A和18B，并且行扫描部13可以选择性地采用扫描单个像素行的模式和同时扫描多个像素行的模式。基于外部的指令，上述模式在系统控制部16的控制下进行切换。在扫描单个像素行的模式的情况下，行扫描部13对各像素行依次输出驱动信号(传输脉冲复位脉冲和选择脉冲)，并进行行扫描。与现有技术类似地，根据行扫描部13的行扫描，当对于各像素行依次选择读出行时，能够从所选行的各个像素读出信号。在同时扫描多个像素行的模式的情况下，行扫描部13把驱动信号(传输脉冲复位脉冲和选择脉冲)同时输出至与不同垂直信号线18A和18B连接的两个像素行，并进行行扫描。通过行扫描部13的行扫描，一个像素行中的各个像素20的信号被读出至一条垂直信号线18A，而另一像素行中的各个像素20的信号被读出至另一垂直信号线18B，并且上述信号被供给至列处理部14。与第一实施例的情况类似地，在行扫描部13中，通过指定作为同时读出对象的像素行的两个地址，或者指定一个地址并指定稀疏数(行数)或者同时选择数，能够容易地实现驱动信号向两个像素行的同时输出。与第一实施例类似地，列处理部14对各像素列都采用把模拟像素信号AD转换成数字信号的列AD转换系统。本实施例的列处理部14具有选择开关143，该选择开关143在至少包括比较器141和计数器142的AD转换电路140的前级上，具体地在比较器141的反相输入端子一侧。在选择开关143中，两个固定接触部分别连接至两条系统垂直信号线18A和18B，并且可动接触部连接至比较器141的反相输入端子。选择开关143将通过垂直信号线18A和18B中的一条传输来的模拟像素信号供给至比较器141的反相输入端子。基于外部的指令，在系统控制部16的控制下，选择开关143能够对垂直信号线18A/18B进行选择。在使用两条系统垂直信号线18的本示例的情况下，选择开关143以两个相邻像素列为单位选择垂直信号线18A和18B中的一者。具体地，选择开关143以两个像素列为单位交替地选择垂直信号线18A和18B，从而对第一像素列和第二像素列均选择垂直信号线18A，对第三像素列和第四像素列均选择垂直信号线18B，对第五像素列和第六像素列均选择垂直信号线18A，等等。也就是说，选择开关143相对于通过多条系统垂直信号线18传输的多个系统线信号以多个像素列为单位选择不同系统线信号(稍后具体说明)。通过利用同时扫描多个像素行的模式的行扫描部13把驱动信号同时输出至两个像素行，并利用选择开关143选择垂直信号线18A和18B，能够为各像素列选择要有像素信号读出的读出行。结果，在本示例的情况下，可以对不同像素列进行两行同时读出。同时扫描多个像素行的模式下面使用图11的操作说明图来说明同时扫描多个像素行的模式的情况下CMOS图像传感器10B的具体驱动示例。这里，也假设布置在像素阵列部12上的滤色器的颜色编码是RGB拜耳排列(见图5)。为了简化附图，图11示出了4个垂直像素×4个水平像素的像素排列。此外，在图11中，读出对象的像素被粗线包围。在此操作说明中，作为示例，假设进行垂直1/3稀疏读出：以三个像素行为一个单位，跳过三行中的两行，并且从剩下一行的像素中读出信号。如第一实施例所述，因为通过进行垂直稀疏读出可以减少垂直读出的数量(行数/线数)，因此与未进行垂直稀疏读出的情况相比，能够实现高速摄像。当进行垂直1/3稀疏读出时，行扫描部13通过像素驱动线17将驱动信号(传输脉冲复位脉冲和选择脉冲)同时输出至从上方起的第一像素行和第四像素行。通过行扫描部13的行扫描，从第一像素行将各个像素的重复RGRG…的信号读出至垂直信号线18A，并从第四像素行将各个像素的重复GBGB…的信号读出至垂直信号线18B。此时，为每两列，即第一列、第二列，第五列、第六列，…所设置的选择开关143选择垂直信号线18A，并且为每两列，即第三列、第四列，第七列、第八列，…所设置的选择开关143选择垂直信号线18B。于是，在行扫描部13对第一行和第四行同时进行扫描时，最后，相对于第一像素行，通过选择开关143每隔两个像素读出R像素的信号和G像素的信号。此外，相对于第四像素行，通过选择开关143每隔两个像素读出G像素的信号和B像素的信号。也就是说，除了垂直1/3稀疏读出之外，还通过两行同时读出进行水平2/4稀疏读出。如上所述，例如，通过选择开关143以两个相邻列为单位交替选择为各像素列设置的两条系统垂直信号线18A和18B，从而对于不同像素列可以从两个像素行的像素20同时读出信号。于是，在上述示例中，在进行垂直1/3稀疏读出的同时可进行水平2/4稀疏读出。然后，当关注一个像素行时，由于水平2/4稀疏读出使水平方向的像素读出数量减半，因而与未进行水平稀疏读出的情况相比能够提高帧频。此外，由于可以减少水平方向的像素读出数量，因而能够消除未进行水平稀疏读出的情况下的视角减小等缺点，并因此能够防止摄像图像变得横向较长。顺便地，在本操作示例中，尽管使用两行同时读出的情况作为示例进行了说明，但不限于两行同时读出。在三行同时读出的情况下，水平方向的像素读出数量可以减小到1/3。在四行同时读出的情况下，水平方向的像素读出数量可以减小到1/4。此外，在本操作示例中，为了减少垂直读出的数量(行数/线数)，把在恒定行周期内使用跳过像素行的垂直稀疏读出方法的情况作为示例，然而，不限于该方法。例如，可以使用读出垂直方向特定区域内的像素的信号的垂直分割方法，或者可以结合使用垂直稀疏读出方法和垂直分割方法。采用这些方法的情况的操作和效果与第一实施例的情况(见图7A和图7B)相同。与第一实施例的情况类似，后级上的数据处理部对跨两行输出的像素数据进行与跨两行的输出相对应的信号处理。具体地，作为示例，可以在读出两行的像素数据之后对每行进行信号处理。此外，当提高了数据处理部对于通常的一行读出和两行同时读出的兼容性时，可以使用诸如线存储器或帧存储器等图像存储器将像素数据暂时存储在图像存储器中，并按像素行的顺序对像素数据重新排列并输出像素数据。可替换地，可以使用图8所示结构示例的列扫描部，并且可以通过改变列扫描顺序并按照像素行的顺序输出图像数据。扫描单个像素行的模式如上所述，除了同时扫描多个像素行的模式之外，在不进行水平稀疏读出的情况下，行扫描部13还可以选择性地采用对像素行进行逐行扫描的模式。下面说明在扫描单个像素行的模式的情况下CMOS图像传感器10B的具体驱动示例。行扫描部13把驱动信号(传输脉冲复位脉冲和选择脉冲)依次输出至从第一行起的单个像素行，并通过一条系统像素驱动线17将驱动信号供给至各个像素20。与行扫描部13的扫描同步地，系统控制部16进行选择开关143的切换控制，使得选择开关143为同一行选择相同的垂直信号线18A/18B。具体地，系统控制部16进行选择开关143的切换控制，从而如图12A所示，在扫描奇数像素行时选择开关143选择垂直信号线18A。此外，系统控制部16进行选择开关143的切换控制，从而如图12B所示，在扫描偶数像素行时选择开关143选择垂直信号线18B。于是，在扫描奇数像素行时，各个像素的重复RGRG…的信号从奇数像素行被读出至垂直信号线18A，并通过选择开关143被供给至列处理部14。此外，在扫描偶数像素行时，各个像素的重复GBGB…的信号被读出至垂直信号线18B，并通过选择开关143被供给至列处理部14。通过上述方法，可以实现现有技术的一行全列读出。也就是说，在不进行水平稀疏读出的情况下，对于全部列能够依次逐行地从像素20读出信号。顺便地，在图12A和图12B中，读出对象的像素被粗线包围。4.第三实施例图13是示出了第三实施例的CMOS图像传感器10C的系统结构概略的系统结构图。在附图中，与图10所示相同的部分用相同的附图标记表示。在第二实施例的CMOS图像传感器10B中，例如，各像素列均布置有两条系统垂直信号线18A和18B。然后，选择开关143以两个相邻列为单位交替选择垂直信号线18A和18B，并且对于不同像素列从两个像素行的像素20同时读出信号，从而在进行水平稀疏读出的同时进行垂直稀疏读出。本实施例的CMOS图像传感器10C与第二实施例的CMOS图像传感器10B的相同之处在于：各像素列均设置有多条，例如两条系统垂直信号线18A和18B，并且从两个像素行的像素20同时读出信号。除此之外，本实施例的CMOS图像传感器10C还包括与垂直信号线18A的端部串联连接的电容器144和开关145以及与垂直信号线18B的端部串联连接的电容器146和开关147。开关145和147的各输出端共同连接至比较器141的反相输入端子。也就是说，垂直信号线18A和18B的各端部通过电容器144和146经开关145和开关147是AC连接的。通过垂直信号线18A和18B同时读出的垂直方向的两个像素的信号被存储在电容器144和146中，从而在两个像素之间将信号相加。在本示例中，奇数行的各个像素连接至垂直信号线18A，而偶数行的各个像素连接至垂直信号线18B。因此，当开关145和147均处于接通(闭合)状态时，通过行扫描部13的行扫描在垂直方向的两个相邻行之间进行两像素相加操作(垂直两像素相加)。当滤色器是单色滤色器时进行垂直两像素相加是适当的。这里，尽管把在奇数行与偶数行之间进行垂直像素相加的情况作为示例，但通过改变各个像素行相对于垂直信号线18A和18B的连接关系，也能够进行奇数行之间的垂直相加或者偶数行之间的垂直相加。该垂直相加对于滤色器具有如上所述拜耳排列(见图5)的情况是有用的。顺便地，通过与行扫描部13的行扫描同步地交替进行开关145和147的接通/断开驱动，可以实现现有技术的一行全列读出。也就是说，在不进行水平稀疏读出的情况下，能够从全部列的像素20逐行依次读出信号。在系统控制部16的控制下可以进行与行扫描同步的开关145和147的接通/断开驱动。如上所述，根据第三实施例的CMOS图像传感器10C，各像素列均设有多条系统垂直信号线18，并且多个行的各个像素的信号被同时读出至多条系统垂直信号线18，因而多个像素行之间可以进行垂直相加。由于通过该垂直相加能够使信号电平增大，因而能够提高灵敏度。通过AD转换电路140也可以进行垂直方向的像素之间的信号相加。然而，当通过AD转换电路140进行信号相加时，因为必须进行两次AD转换处理，因而增加了AD转换的时间，并减小了帧频。另一方面，当通过电容器144和146的模拟相加进行信号相加时，由于AD转换时间可以与不进行相加时的时间相同，因而具有能够提高灵敏度而不减小帧频的优点。5.第四实施例图14是示出了本发明第四实施例的CMOS图像传感器10D的系统结构概略的系统结构图。在附图中，与图10和图13所示相同的部分用相同的附图标记表示。本实施例的CMOS图像传感器10D具有第二实施例的CMOS图像传感器10B的功能和第三实施例的CMOS图像传感器10C的功能。如上所述，第二实施例的CMOS图像传感器10B具有在进行水平稀疏读出的同时进行垂直稀疏读出的功能。第三实施例的CMOS图像传感器10C具有通过垂直相加提高灵敏度的功能。也就是说，第二实施例的CMOS图像传感器10B的功能和第三实施例的CMOS图像传感器10C的功能是独立的功能。在本实施例的CMOS图像传感器10D中，将上述独立的功能结合。也就是说，本实施例的CMOS图像传感器10D的结构使得：对于不同像素列进行例如从两个像素行的各个像素同时读出信号的水平稀疏读出，并且在例如两个像素行之间进行垂直相加。具体地，在本实施例的CMOS图像传感器10D中，例如，各像素列均布置有四条系统(四条线)的垂直信号线18A、18B、18C和18D。电容器144和开关145串联连接至垂直信号线18A的一端。电容器146和开关147串联连接至垂直信号线18B的一端。开关145和147的各个输出端共同连接在一起。电容器148和开关149串联连接至垂直信号线18C的一端。电容器150和开关158串联连接至垂直信号线18D的一端。开关149和158的各个输出端共同连接在一起。选择开关143设在比较器141的反相输入端子侧。选择开关143的两个固定接触部分别连接至开关145和147的公共连接节点及开关149和158的公共连接节点。这里，从第二实施例和第三实施例的操作说明明显可知，选择开关143所起的作用是：相对于通过电容器的相加处理得到的多个系统线信号，以多个像素列为单位选择并输出不同系统线信号。根据第四实施例的CMOS图像传感器10D，从不同像素列的多个像素行的各个像素同时读出信号进行水平稀疏读出以增大视角，此外，在多个像素行之间进行垂直相加能够提高灵敏度。由于第一实施例～第四实施例的CMOS图像传感器10A～10D具有为各像素行或者各像素列都设有多条系统布线的结构，因而像素阵列部12的布线增多。结果，由于入射到单位像素20的光量减少，这样恐怕会使灵敏度降低。然而，采用从布线层的相对侧捕捉入射光的背面入射型像素结构而不采用从布线层侧捕捉入射光的正面入射型像素结构可以消除这种担心。6.背面入射型像素结构图15是示出了背面入射型像素结构的示例的剖面图。这里，示出了两个像素的剖面结构。在图15中，光电二极管42和像素晶体管43形成在硅部41中。也就是说，硅部41是元件形成部。这里，光电二极管42对应于图2的光电二极管21。此外，像素晶体管43对应于图2的晶体管22～25。滤色器45隔着层间膜44形成在硅部41的一个表面侧上。于是，入射到硅部41的一个表面侧上的光通过滤色器45被引导至光电二极管42的光接收面。另一方面，包括层间绝缘膜46的布线层47形成在硅部41的另一表面侧上，在层间绝缘膜46内多层地布线有像素晶体管43的栅极电极和金属布线。支撑基板49通过粘合剂48结合至布线层47的与硅部41相对的表面。在上述像素结构中，形成有光电二极管42和像素晶体管43的硅部41的布线层47侧称作正面侧，而硅部41的与布线层47相对的一侧称作背面侧。在这种定义下，由于从硅部41的背面侧捕捉入射光，因而这种像素结构是背面入射型像素结构。根据背面入射型像素结构，由于从与布线层47相对的表面侧捕捉入射光，因而开口率可以是100％。此外，因为在捕捉入射光的那一侧上不存在布线层47，因此即使不使用片上透镜，入射光也能够聚集到光电二极管42的光接收面上。此外，像第一实施例～第四实施例的CMOS图像传感器10A～10D那样，即使采用各像素行或各像素列均设有多条系统布线的结构，单位像素的尺寸也不可能很小，因此不用担心灵敏度降低。7.电子设备本发明实施例的固体摄像装置能够安装在该固体摄像装置用作图像捕捉部(光电转换部)的普通电子设备上。作为所述电子设备，可以提到的有：诸如数码相机或摄像机等摄像装置(照相机系统)、诸如具有摄像功能的便携式电话等便携式终端装置或者利用固体摄像装置作为图像读出部的复印机等。顺便地，也存在安装在电子设备上的照相机模块作为摄像装置的情况。摄像装置图16是示出了例如作为本发明实施例的电子设备之一的摄像装置结构示例的框图。如图16所示，本发明实施例的摄像装置100包括具有透镜组101的光学系统、摄像元件102、作为照相机信号处理部的DSP电路103、帧存储器104、显示装置105、记录装置106、操作系统107和电源系统108。DSP电路103、帧存储器104、显示装置105、记录装置106、操作系统107和电源系统108通过总线109相互连接。透镜组101从物体捕捉入射光(图像光)，并在摄像元件102的摄像表面上形成图像。摄像元件102把通过透镜组101聚集在摄像表面上的入射光的光量以像素为单位转换成电信号，并把该电信号作为像素信号输出。对于摄像元件102，可以使用诸如第一实施例～第四实施例的CMOS图像传感器等固体摄像装置。显示装置105包括诸如液晶显示器或者有机电致发光(electroluminescence，EL)显示器等平板型显示器，并显示通过摄像元件102摄取的动态图像或静态图像。记录装置106把通过摄像元件102摄取的动态图像或静态图像记录到诸如录像带或者数字多用光盘(DigitalVersatileDisc，DVD)等记录媒介上。操作系统107在用户的操作下发出关于摄像装置各种功能的操作命令。电源系统108向DSP电路103、帧存储器104、显示装置105、记录装置106和操作系统107等供给对象适当地供给作为它们用的工作电源的各种电源。上述摄像装置100可应用到摄像机、数码相机或者用于便携式电话等移动设备的照相机模块上。在摄像装置100中，当第一实施例～第四实施例的CMOS图像传感器用作摄像元件102时，由于CMOS图像传感器能够抑制视角的减小并能够防止摄像图像变得横向较长，因而能够提供极好的摄像图像。本领域技术人员应当理解，依据设计要求和其他因素，可以在本发明所附的权利要求或其等同物的范围内进行各种修改、组合、次组合及改变。