RACH信号检测系统及方法与流程

本发明涉及通信领域，尤其涉及一种RACH信号检测系统及方法。

背景技术：

当前的LTE基站产品中，RACH信号处理通常在基带板上的DSP处理器中完成。但在某些产品中，受到产品成本，规格等限制，导致产品硬件平台处理能力存在局限性，在DSP上完成PRACH处理压力较大，对整个接收系统构成处理瓶颈。因此，需要对现有技术进行改进。

技术实现要素：

本发明实施例提供一种RACH信号检测系统及方法，用于解决现有技术中接收机中的DSP处理RACH信号时，资源占用严重、实时性差的问题。

基于上述目的，本发明提供一种RACH信号检测系统，用于接收机，包括：带有第一外部接口的信号预处理单元，用于对所获取的PRACH信道中的基带数字信号进行频偏纠正和降采样处理，并按照预设的传输间隔通过所述第一外部接口发出中断指令，并在中断期间内将降采样处理后的数字信号，通过所述第一外部接口予以发送；带有第二外部接口的RACH信号检测单元，其中，所述第二外部接口与第一外部接口相连，用于基于所接收的中断指令，获取所述第一外部接口的数字信号，并对所接收的数字信号进行RACH信号检测。

优选地，所述第一外部接口和第二外部接口为SRIO接口；所述信号预处理单元为FPGA；所述RACH信号检测单元包括DSP。

优选地，所述信号预处理单元包括：频偏校正模块，用于基于系统固定频偏、RACH信号的中心频率到直流的频率差、系统采样频率和系统子载波间隔，以及预设的表，通过查表计算的方式确定频偏校正之后的数字信号；降采样滤波模块，用于采用级联的降采样半带滤波器对频偏校正后的数字信号进行降频滤波，并将校正后的数字信号予以暂存。

优选地，所述信号预处理单元包括：中断传输模块，用于基于预设的时间 间隔通过所述第一外部接口发出中断指令，并基于所反馈的读指令，将预设存储字段中的数字信号通过所述第一外部接口予以发送。

优选地，所述RACH信号检测单元用于将所接收的数字信号与预设的频域根序列进行共轭相乘运算，再采用搜索窗对所得到的运算结果的时域数据进行匹配，并将匹配成功的时域数据进行前序检测，以确定所接收的PRACH信道的信号中是否包含RACH信号。

基于上述目的，本发明还提供一种RACH信号检测方法，用于接收机，所述接收机中包括通过外部接口相连的信号预处理单元和RACH信号检测单元，所述信号检测方法包括：所述信号预处理单元对所获取的PRACH信道中的基带数字信号进行频偏纠正和降采样处理，并按照预设的传输间隔通过所述外部接口发出中断指令，并在中断期间内将降采样处理后的数字信号，通过所述外部接口予以发送；所述RACH信号检测单元基于所接收的中断指令，获取所述外部接口的数字信号，并对所接收的数字信号进行RACH信号检测。

优选地，所述外部接口为SRIO接口；所述信号预处理单元为FPGA；所述RACH信号检测单元包括DSP。

优选地，所述信号预处理单元对所获取的PRACH信道中的基带数字信号进行频偏纠正和降采样处理的方式包括：所述信号预处理单元基于系统固定频偏、RACH信号的中心频率到直流的频率差、系统采样频率和系统子载波间隔，以及预设的表，通过查表计算的方式确定频偏校正之后的数字信号；所述信号预处理单元采用级联的降采样半带滤波器对频偏校正后的数字信号进行降频滤波，并将校正后的数字信号予以暂存。

优选地，所述信号预处理单元按照预设的传输间隔通过所述外部接口发出中断指令，并在中断期间内将降采样处理后的数字信号，通过所述外部接口予以发送的方式包括：所述信号预处理单元基于预设的时间间隔通过所述外部接口发出中断指令，并基于所反馈的读指令，将预设存储字段中的数字信号通过所述外部接口予以发送。

优选地，所述RACH信号检测单元基于所接收的中断指令，获取所述外部接口的数字信号，并对所接收的数字信号进行RACH信号检测的方式包括：所述RACH信号检测单元将所接收的数字信号与预设的频域根序列进行共轭相乘运算，再采用搜索窗对所得到的运算结果的时域数据进行匹配，并将匹配 成功的时域数据进行前序检测，以确定所接收的PRACH信道的信号中是否包含RACH信号。

如上所述，本发明的RACH信号检测系统及方法，具有以下有益效果：通过将频偏校正部分交由FPGA来执行，能够加快频偏校正的运行速度，并采用中断传输方式将校正后的数字信号传递给RACH信号检测单元，能够有效解决频偏校正和RACH信号检测两功能对硬件上的资源的争夺；另外，采用FPGA进行频偏校正，能够利用硬件并行处理的优势确保实时的对PRACH信道的信号进行频偏校正处理。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对本发明实施例描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据本发明实施例的内容和这些附图获得其他的附图。

图1是本发明的RACH信号检测系统的一个实施例的结构方框图。

图2是本发明的RACH信号检测系统中降采样滤波模块的一个实施例的结构方框图。

图3是本发明的RACH信号检测系统中RACH信号检测单元的一个实施例的结构方框图。

图4是本发明的RACH信号检测方法的一个实施例的方法流程图。

具体实施方式

为使本发明解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面将结合附图对本发明实施例的技术方案作进一步的详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，本发明提供一种RACH信号检测系统。所述RACH信号检测系统1用于接收机。所述接收机通常位于基站中，用以接收PRACH信道(物理随机接入信道)中的信号。所述RACH信号检测系统1包括：信号预处理 单元11、和RACH信号检测单元12。其中，所述信号预处理单元11和RACH信号检测单元12在硬件上为通过接口相连的两个硬件单元。为了适应各单元的处理能力，所述信号预处理单元11优选为FPGA(现场可编程门阵列)，所述RACH信号检测单元12优选为包含DSP(数字信号处理器)的电路/集成电路。其中，所述信号预处理单元11选用包含SRIO接口的FPGA。对应的，所述RACH信号检测单元12也采用SRIO接口的包含DSP(数字信号处理器)的电路/集成电路。

所述信号预处理单元11带有第一外部接口(即SRIO接口)，用于对所获取的PRACH信道中的基带数字信号进行频偏纠正和降采样处理，并按照预设的传输间隔通过所述第一外部接口发出中断指令，并在中断期间内将降采样处理后的数字信号，通过所述第一外部接口予以发送。

本实施例中，所述信号预处理单元11中包含频偏校正模块和降采样滤波模块。

所述频偏校正模块与外部的基带数字解调器相连，用于对所接收的PACH信道中的数字化的信号，进行频偏校正。

所述频偏校正模块用于基于系统固定频偏、RACH信号的中心频率到直流的频率差、系统采样频率和系统子载波间隔，以及预设的表，通过查表计算的方式确定频偏校正之后的数字信号。

例如，所述频偏校正模块预设有公式(1)，并将所接收的数字信号代入该公式(1)，得到频偏校正之后的数字信号。

公式(1)

其中，f₁是系统固定频偏7.5kHz，f2是RACH信号的中心频率到直流的频率差。f_s是系统采样频率，Δf是系统子载波间隔15kHz。其中，f_s可由查表得到。

所述降采样滤波模块用于采用级联的降采样半带滤波器对频偏校正后的数字信号进行降频滤波，并将校正后的数字信号予以暂存。

具体地，所述降采样滤波模块根据输入和输出的各信号的频率差来设计级联的降采样半带滤波器的数量。本实施例中，所述降采样滤波模块采用4级降采样半带滤波器对频偏校正后的数字信号进行降频滤波。如图2所示，所述降采样滤波模块中每级降采样半带滤波器所输出的频率是输入频率的一半，如 此，将输入为30.72MHz的数字信号降采样至1.92MHz。

其中，所述4级降采样半带滤波器的过程举例如下，其中conv为卷积操作符，hnbit＝11(因为滤波器系数最大值为1024)，len1～len4分别为4级滤波器的阶数，滤波器每级的输入输出都是16bit复数。

seqh1＝conv(seqRx0,h1)/2^(hnbit-1)；

seqRx1＝seqh1((len1-1)/2+(1:2:Nseq))；

seqh2＝conv(seqRx1,h2)/2^(hnbit-1)；

seqRx2＝seqh2((len2-1)/2+(1:2:Nseq/2))；

seqh3＝conv(seqRx2,h3)/2^(hnbit-1)；

seqRx3＝seqh3((len3-1)/2+(1:2:Nseq/4))；

seqh4＝conv(seqRx3,h4)/2^(hnbit-1)；

seqRx4＝seqh4((len4-1)/2+(1:2:Nseq/8))。

所述降采样滤波模块将所输出的数字信号存储在存储单元中的指定字段内。

为了利用中断来配合SRIO接口或其他接口的数据传输，所述信号预处理单元11还包括中断传输模块，用于按照预设的传输间隔通过所述第一外部接口发出中断指令，并在中断期间内将降采样处理后的数字信号，通过所述第一外部接口予以发送。

其中，所述传输间隔可以是固定的存储字段长度。所述中断传输模块监测存储单元中的指定字段，当存储的数字信号的存储字段长度达到预设长度，则发出所述中断指令。

优选地，所述中断传输模块用于基于预设的时间间隔通过所述第一外部接口发出中断指令。其中，所述时间间隔举例为毫秒级数值。

包含与所述第一外部接口相连的第二外部接口的RACH信号检测单元12基于所接收的中断指令，向所述中断传输模块反馈读指令，则所述中断传输模块基于该读指令，将预设存储字段中的数字信号打包成一个RapidIO协议报文，并通过所述第一外部接口传递给RACH信号检测单元12。

所述RACH信号检测单元12用于获取所述第一外部接口的数字信号，并对所接收的数字信号进行RACH信号检测。

具体地，所述RACH信号检测单元12中包含功率谱计算模块、与所述功 率谱计算模块连接的RACH信号检测模块、和为前两模块提供参数的RACH检测参数存储模块。

所述RACH信号检测单元12中的各模块按照时序，将所接收的数字信号与预设的频域根序列进行共轭相乘运算，再采用搜索窗对所得到的运算结果的时域数据进行匹配，并将匹配成功的时域数据进行前序检测，以确定所接收的PRACH信道的信号中是否包含RACH信号。

例如，如图3所示，所述功率谱计算模块接收第二外部接口所提供的数字信号进行1536点的FFT变换，并将所接收的数字信号与所存储的频域根序列进行共轭相乘运算，再通过IFFT和模平方，得到对应所述数字信号的功率谱。接着，对所述功率谱进行接收天线合并/解前序重复和噪声功率估计。再利用预设的搜索窗参数对所得到的时域数据进行匹配，并将匹配成功的时域数据进行前序检测，以确定所接收的PRACH信道的信号中是否包含RACH信号。

在此，所述RACH信号检测单元12中，利用预设的搜索窗参数对所得到的时域数据进行匹配，并将匹配成功的时域数据进行前序检测，以确定所接收的PRACH信道的信号中是否包含RACH信号的方式为现有技术，在此，不再详述。

如图4所示，本发明提供一种RACH信号检测方法。所述信号检测方法主要由上述信号检测系统来执行。所述RACH信号检测系统用于接收机中。所述接收机通常位于基站中，用以接收PRACH信道(物理随机接入信道)中的信号。所述RACH信号检测系统包括：信号预处理单元、和RACH信号检测单元。其中，所述信号预处理单元和RACH信号检测单元在硬件上为通过外部接口相连的两个硬件单元。为了适应各单元的处理能力，所述信号预处理单元优选为FPGA(现场可编程门阵列)，所述RACH信号检测单元优选为包含DSP(数字信号处理器)的电路/集成电路。其中，所述信号预处理单元选用包含SRIO接口的FPGA。对应的，所述RACH信号检测单元也采用SRIO接口的包含DSP(数字信号处理器)的电路/集成电路。

所述信号预处理单元和RACH信号检测单元通过执行以下步骤实现对RACH信号的检测。

在步骤S1中，所述信号预处理单元对所获取的PRACH信道中的基带数字信号进行频偏纠正和降采样处理，并按照预设的传输间隔通过所述外部接口 发出中断指令，并在中断期间内将降采样处理后的数字信号，通过所述外部接口予以发送。

本实施例中，所述信号预处理单元与外部的基带数字解调器相连，对所接收的PACH信道中的数字化的信号，进行频偏校正。

具体地，所述信号预处理单元基于系统固定频偏、RACH信号的中心频率到直流的频率差、系统采样频率和系统子载波间隔，以及预设的表，通过查表计算的方式确定频偏校正之后的数字信号。

例如，所述信号预处理单元预设有公式(1)，并将所接收的数字信号代入该公式(1)，得到频偏校正之后的数字信号。

公式(1)

其中，f₁是系统固定频偏7.5kHz，f2是RACH信号的中心频率到直流的频率差。f_s是系统采样频率，Δf是系统子载波间隔15kHz。其中，f_s可由查表得到。

接着，所述信号预处理单元采用级联的降采样半带滤波器对频偏校正后的数字信号进行降频滤波，并将校正后的数字信号予以暂存。

具体地，所述信号预处理单元根据输入和输出的各信号的频率差来设计级联的降采样半带滤波器的数量。本实施例中，所述信号预处理单元采用4级降采样半带滤波器对频偏校正后的数字信号进行降频滤波。如图2所示，所述信号预处理单元中每级降采样半带滤波器所输出的频率是输入频率的一半，如此，将输入为30.72MHz的数字信号降采样至1.92MHz。

其中，所述4级降采样半带滤波器的过程举例如下，其中conv为卷积操作符，hnbit＝11(因为滤波器系数最大值为1024)，len1～len4分别为4级滤波器的阶数，滤波器每级的输入输出都是16bit复数。

seqh1＝conv(seqRx0,h1)/2^(hnbit-1)；

seqRx1＝seqh1((len1-1)/2+(1:2:Nseq))；

seqh2＝conv(seqRx1,h2)/2^(hnbit-1)；

seqRx2＝seqh2((len2-1)/2+(1:2:Nseq/2))；

seqh3＝conv(seqRx2,h3)/2^(hnbit-1)；

seqRx3＝seqh3((len3-1)/2+(1:2:Nseq/4))；

seqh4＝conv(seqRx3,h4)/2^(hnbit-1)；

seqRx4＝seqh4((len4-1)/2+(1:2:Nseq/8))。

所述信号预处理单元将所输出的数字信号存储在存储单元中的指定字段内。

为了利用中断来配合SRIO接口或其他接口的数据传输，所述信号预处理单元按照预设的传输间隔通过所述外部接口发出中断指令，并在中断期间内将降采样处理后的数字信号，通过所述外部接口予以发送。

其中，所述传输间隔可以是固定的存储字段长度。所述信号预处理单元监测存储单元中的指定字段，当存储的数字信号的存储字段长度达到预设长度，则发出所述中断指令。

优选地，所述信号预处理单元基于预设的时间间隔通过所述外部接口发出中断指令。其中，所述时间间隔举例为毫秒级数值。

接着，在步骤S2中，所述RACH信号检测单元基于所接收的中断指令，向所述中断传输模块反馈读指令。

在步骤S3中，所述信号预处理单元基于该读指令，将预设存储字段中的数字信号打包成一个RapidIO协议报文，并通过所述外部接口传递给RACH信号检测单元。

在步骤S4中，所述RACH信号检测单元获取所述外部接口的数字信号，并对所接收的数字信号进行RACH信号检测。

具体地，所述RACH信号检测单元中包含功率谱计算模块、与所述功率谱计算模块连接的RACH信号检测模块、和为前两模块提供参数的RACH检测参数存储模块。

所述RACH信号检测单元中的各模块按照时序，将所接收的数字信号与预设的频域根序列进行共轭相乘运算，再采用搜索窗对所得到的运算结果的时域数据进行匹配，并将匹配成功的时域数据进行前序检测，以确定所接收的PRACH信道的信号中是否包含RACH信号。

例如，如图3所示，所述功率谱计算模块接收第二外部接口所提供的数字信号进行1536点的FFT变换，并将所接收的数字信号与所存储的频域根序列进行共轭相乘运算，再通过IFFT和模平方，得到对应所述数字信号的功率谱。接着，对所述功率谱进行接收天线合并/解前序重复和噪声功率估计。再利用预设的搜索窗参数对所得到的时域数据进行匹配，并将匹配成功的时域数据进 行前序检测，以确定所接收的PRACH信道的信号中是否包含RACH信号。

在此，所述RACH信号检测单元中，利用预设的搜索窗参数对所得到的时域数据进行匹配，并将匹配成功的时域数据进行前序检测，以确定所接收的PRACH信道的信号中是否包含RACH信号的方式为现有技术，在此，不再详述。

综上所述，本发明的RACH信号检测系统及方法，通过将频偏校正部分交由FPGA来执行，能够加快频偏校正的运行速度，并采用中断传输方式将校正后的数字信号传递给RACH信号检测单元，能够有效解决频偏校正和RACH信号检测两功能对硬件上的资源的争夺。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。