固体摄影装置、固体摄影装置的制造方法以及电子机器与流程

本发明涉及检测光并使用使电荷产生的光电转换器件的固体摄影装置、固体摄影装置的制造方法以及电子机器。

背景技术：

作为检测光并使用使电荷产生的光电转换器件的固体摄影装置(图像传感器)，实际使用提供CCD(电荷耦合器件)图像传感器或CMOS(互补式金属氧化半导体)图像传感器。

CCD图像传感器及CMOS图像传感器，广泛应用为数字摄影机、影像摄影机、监视摄影机、医疗用内视镜、个人计算机(PC)、移动电话等的行动终端装置(可移动机器)等的各种电子机器的一部分。

CCD图像传感器与CMOS图像传感器，将光电二极管用作光电转换器件，但光电转换的信号电荷的转送方式不同。

CCD图像传感器中，垂直转送部(垂直CCD、VCCD)与水平转送部(水平CCD、HCCD)转送信号电荷至输出部之后转换为电信号并放大。

相对于此，CMOS图像传感器中，放大按照包含光电二极管的每一像素转换得到的电荷并输出作为读出信号。

以下，说明关于CCD图像传感器及CMOS图像传感器的基本构成。

图1是表示行间转送(IT)型CCD图像传感器的基本构成的图。

IT(行间转送)型CCD图像传感器1，基本上包括感光部2、水平转送部(水平CCD)3、及输出部4而构成。

感光部2，具有多个像素部21，配置为行列状，将入射光转换为与其光量相应的电荷量的信号电荷；以及垂直转送部(垂直CCD)22，作为以列单位垂直转送多个像素部21的各信号电荷的被遮光的电荷转送部。

水平CCD3，在水平扫描期间从多个垂直CCD22依序水平转送移位的1行的信号电荷。

输出部4，包含将转送的信号电荷转换为信号电压的、作为电荷检测用浮动扩散层的Floating Diffusion(FD：浮动扩散)，输出以FD得到的信号至未图示的信号处理系统。

此IT型的CCD图像传感器1中，垂直CCD作用为模拟存储器，重复线性位移与CCD3的水平转送，从输出部4依序输出全像素的信号(帧信号)。

此IT型CCD图像传感器1，能够进行循序读出(循序扫描)，但因为以水平CCD3转送信号电荷，成为难以高速转送的构造。

图2是表示帧行间转送(FIT)型CCD图像传感器的基本构成图。

FIT(帧行间转送)型CCD图像传感器1A，在IT型CCD图像传感器1的感光部2的垂直CCD22的输出段与水平CCD3之间，具有配置遮光的电荷蓄积部(储存部)5的构成。

FIT型CCD图像传感器1A中，从接收来自像素部21的信号电荷(束)的感光部2的垂直CCD22，以高速帧转送同时转送全信号电荷至完全遮光的蓄积部5。

而且，FIT型CCD图像传感器1A，因为由垂直CCD22同时转送感光部2中从像素部21读出的信号电荷至蓄积部5，相较于图1的IT型CCD图像传感器1，可以高速转送。

但是，FIT型CCD图像传感器1A，因为形成蓄积部5，芯片面积变成IT型CCD图像传感器的约2倍左右大。

另外，上述CCD图像传感器，具有能够进行全像素同时开始光电荷蓄积的全局快门读出的特征。

图3是表示CMOS图像传感器的基本构成图。

CMOS图像传感器1B，基本上包括作为感光部的像素阵列部6、行列译码器(Row Decoder或行扫描电路)7、列译码器(Column Decoder或是水平扫描电路)8、输出部(输出放大器)9及列切换CSW而构成。

另外，图3中，分别表示LSL为行扫描线、LSG为信号读出线、LTR为转送线。

CMOS图像传感器1B中，像素阵列部是以包含光电二极管的多个像素行列状配置而构成。

CMOS图像传感器1B中，像素阵列部6的各像素PXL是由行列译码器7供给的列控制信号(脉冲信号)按行进行控制。

从像素PXL输出至输出信号线LSG的信号，根据列译码器8的列扫描，经由列切换CSW传达至转送线LTR，从输出部9输出至外部。

此CMOS图像传感器1B中，是虽然可以高速转送信号，但不能进行全局快门读出的构造。

而且，CMOS图像传感器基本上为不能进行全局快门读出的构造，但提出了采用叠层构造，能够进行全局快门读出的CMOS图像传感器(例如，参照非专利文件1)。

图4，是表示采用叠层构造的CMOS图像传感器的构成例的图。

图4的CMOS图像传感器1C，采用以第1基板11与第2基板12夹住屏蔽层13的叠层构造。

第1基板11上形成光电二极管(光电转换器件)阵列部6-1及行扫描电路7的一部分7-1。

而且，第2基板12上，形成蓄积节点阵列6-2、行扫描电路7的其余部分7-2、列缓冲器CBUF、水平扫描电路(列译码器)8、输出部9等。

此CMOS图像传感器1C，特征在于改善作为一般的CMOS图像传感器的缺点、即不能进行全局快门读出的缺点。

[先行技术文件]

[非专利文件]

[非专利文件1]：ISSCC 2013/SESSION 27(第27节)/IMAGE SENSORS(图像传感器)/27.3“A Rolling-Shutter Distortion^-Free 3D Stacked Image Sensor with-160dB Parasitic Light Sensitivity In^-Pixel Storage Node”

技术实现要素：

[发明所要解决的课题]

以上，说明了CCD图像传感器及CMOS图像传感器的基本构成。

上述的CCD图像传感器，具有能够进行全像素同时开始光电荷蓄积的全局读出的特征。

不过，IT型CCD图像传感器1，虽然能够进行循序读出，但因为以水平CCD3转送信号电荷，具有难以高速转送的不利因素。

FIT型CCD图像传感器1A，相较于IT型CCD图像传感器1，虽然能够高速转送，但因为形成蓄积部5，芯片面积为IT型CCD图像传感器的约2倍左右大。

相对于此，图3的CMOS图像传感器1B，能够高速转送信号，但具有不能进行全局快门读出的不利因素。

图4的CMOS图像传感器1C，具有改善不能进行全局快门读出的缺点的特征，但有以下所示的不利因素。

CMOS图像传感器1C，如非专利文件1中所记载，因为是选择4像素读出的构成，没有能够实现严格意义上下的全局快门。

而且，CMOS图像传感器1C，严格来说不能实现全局快门，因为不能实现同时读出，难以完全消去移动体拍摄时的拍摄物模糊。

另外，CMOS图像传感器1C，由于结合像素寄生电容增大，引起检测增益下降。

起因于此，CMOS图像传感器1C中，需要权衡全局快门读出与读出增益，难以连结众多的像素来读出。换言之，作为CMOS图像传感器1C，在像素相加上存在限制。

CMOS图像传感器1C，为了形成叠层构造，像素阵列中必须形成凸块构造，可能引起布局上的限制、或暗电流、白缺陷等的像素特性恶化。

另外，CMOS图像传感器1C，具有kTC噪声(电容噪声)增加的缺点。

本发明在于提供一种能以小的芯片面积，能够高速读出，而且布局上的限制少且能够抑制白缺陷等的像素特性恶化的固体摄影装置、固体摄影装置的制造方法以及电子机器。

[用以解决课题的手段]

本发明的第1观点的固体摄影装置，包括：感光部，包含行列状配置的多个光电转换器件以及以列或行单位转送上述多个光电转换器件的信号电荷的多个电荷转送部；多个电荷蓄积部，蓄积上述感光部的上述多个电荷转送部转送的信号电荷；中继部，对上述感光部的上述多个电荷转送部转送的信号电荷往上述各电荷蓄积部的转送进行中继；输出部，输出上述多个电荷蓄积部内蓄积的信号电荷作为电信号；第1基板，在该第1基板上形成有上述感光部；以及第2基板，在该第2基板上形成有上述电荷蓄积部以及上述输出部，至少第1基板与第2基板叠层，上述中继部在上述感光部的感光区域外经由通过基板的连接部电气结合上述第1基板上形成的电荷转送部与上述第2基板上形成的上述电荷蓄积部。

本发明的第2观点的固体摄影装置的制造方法，包括下列步骤：第1形成步骤，在第1基板上形成感光部，感光部包含行列状配置的多个光电转换器件以及以列或行单位转送上述多个光电转换器件的信号电荷的多个电荷转送部；第2形成步骤，第2基板上至少形成蓄积上述感光部的上述多个电荷转送部转送的信号电荷的多个电荷蓄积部、以及输出上述多个电荷蓄积部内蓄积的信号电荷作为电信号的输出部；以及连接步骤，在上述第1基板与上述第2基板叠层的状态下，在上述感光部的感光区域外经由通过基板的连接部电连接上述第1基板上形成的电荷转送部与上述第2基板上形成的上述电荷蓄积部。

本发明的第3观点的电子机器，包括：固体摄影装置；光学系统，在上述固体摄影装置的感光部中成像；以及信号处理部，处理上述固体摄影装置的输出信号，上述固体摄影装置，包括：感光部，包含行列状配置的多个光电转换器件以及以列或行单位转送上述多个光电转换器件的信号电荷的多个电荷转送部；多个电荷蓄积部，蓄积上述感光部的上述多个电荷转送部转送的信号电荷；中继部，对上述感光部的上述多个电荷转送部转送的信号电荷往上述各电荷蓄积部的转送进行中继；输出部，输出上述多个电荷蓄积部内蓄积的信号电荷作为电信号；第1基板，在该第1基板上形成有上述感光部；以及第2基板，在该第2基板上形成有上述电荷蓄积部以及上述输出部，至少第1基板与第2基板叠层，上述中继部，在上述感光部的感光区域外经由通过基板的连接部电气结合上述第1基板上形成的电荷转送部与上述第2基板上形成的上述电荷蓄积部。

[发明效果]

根据本发明，能以小的芯片面积进行高速读出，而且布局上的限制少，能够抑制白缺陷等的像素特性恶化。

另外，根据本发明，暗电流特性佳的CCD处理中能够形成像素部，另外，作为全局快门的像素能够微细化。

另外，根据本发明，驱动界面可以简单化，又因为可以省略水平CCD，能够低消耗电力化。

另外，根据本发明，能够实现数字输出化和芯片上信号处理化这种的多功能化。

附图说明

图1是表示IT型CCD图像传感器的基本构成的图；

图2表示FIT型CCD图像传感器的基本构成的图；

图3是表示CMOS图像传感器的基本构成的图；

图4是表示采用叠层构造的CMOS图像传感器的构成例的图；

图5是表示本发明第一实施方式的固体摄影装置的构成例平面展开图；

图6是表示本实施方式的固体摄影装置的基板叠层构造的第1例的示意图；

图7是表示本实施方式的固体摄影装置的基板叠层构造的第2例的示意图；

图8是用以说明本第一实施方式的固体摄影装置中叠层的第1基板的感光部与第2基板的电荷蓄积部的实际配置关系的图；

图9是本实施方式的输出部的构成例的图；

图10是用以说明本实施方式叠层的第1基板与第2基板，以及中继部的具体构成例的简略剖面图；

图11是用以说明关于本实施方式的第1基板上形成的像素部采用的纵型溢流口(overflow drain)的构成及原理图；

图12是用以说明关于本实施方式中以中继部转送信号电荷的动作图，表示贯通孔(TSV)区域的寄生电容小的情况下的电荷转送例图；

图13是用以说明关于本实施方式中以中继部转送信号电荷的动作图，表示贯通孔(TSV)区域的寄生电容大的情况下的电荷转送图；

图14是表示设置TSV区域在中间电位的一构成例图；

图15是表示本实施方式的设置叠层的第1基板与第2基板，以及中继部中设定TSV区域在中间电位的重置晶体管的构成例的简略剖面图；

图16是用以说明本发明第二实施方式的固体摄影装置的构成例的图；

图17是表示包含第二实施方式的第1基板侧的中继选择部的中继部的第1构成例的图；

图18是表示包含第二实施方式的第1基板侧的中继选择部的中继部的第2构成例的图；

图19是表示包含第二实施方式的第1基板侧的中继选择部的中继部的第3构成例的图；

图20是表示包含第二实施方式的第1基板侧的中继选择部的中继部的第4构成例的图；

图21是用以说明本发明第三实施方式的固体摄影装置的构成例的图；

图22是用以说明本发明第四实施方式的固体摄影装置的构成例的图；

图23是表示作为比较例的背面照射型CMOS图像传感器的叠层构造例的图；

图24是用以说明根据CMOS图像传感器的叠层构造的芯片缩小例的图；

图25是表示非叠层构造的CMOS图像传感器芯片、叠层构造的CMOS图像传感器芯片、以及本实施方式的CCD图像传感器芯片的简略剖面图；

图26是用以说明本发明第五实施方式的固体摄影装置的构成例图；

图27是用以说明本发明第六实施方式的固体摄影装置的构成例图；

图28是表示作为第六实施方式的叠层型CCD图像传感器的固体摄影装置的驱动信号的时序的一示例图；

图29是用以说明本发明第七实施方式的固体摄影装置的构成例的图；

图30是用以说明本发明第八实施方式的固体摄影装置的构成例的图；

图31是表示本发明第八实施方式的固体摄影装置中，实现共享驱动脉冲与输出信号脉冲端子的构成例的图；

图32是用以说明本发明第八实施方式的共享电路的寄存器控制模式时的动作图；

图33是用以说明本发明第八实施方式的共享电路的图像数据流模式时的动作图；

图34是用以说明本发明第八实施方式的共享电路的寄存器控制模式时以及图像数据流模式时的动作的时序图；以及

图35是表示装载应用本发明实施方式的固体摄影装置的摄影系统的电子机器构成的一示例图。

具体实施方式

以下，关联附图来说明本发明的实施方式。

[第一实施方式]

图5是表示本发明第一实施方式的固体摄影装置的构成例平面展开图。

图6是表示本实施方式的固体摄影装置的基板叠层构造的第1例示意图。

图7是表示本实施方式的固体摄影装置的基板叠层构造的第2例的示意图。

图8是用以说明本第一实施方式的固体摄影装置中叠层的第1基板的感光部与第2基板的电荷蓄积部的实际配置关系的图。

本固体摄影装置100，例如可以应用类似FIT(帧行间转送)型CCD图像传感器或FT(帧转送)型CCD图像传感器的图像传感器。

以下的说明中，例如以FIT为例说明。

固体摄影装置100，具有叠层第1基板110、第2基板120及第3基板130的构造。

固体摄影装置100，例如，如图6及图7所示，在第3基板130上叠层第2基板120，在第2基板120上叠层第1基板110。

另外，叠层的基板，例如如图6所示地黏合，或是如图7所示以压接、微凸块(Microbump)接合。

而且，各基板间的电连接，是以作为连接部的贯通孔(Through Silicon Via：TSV)140、微凸块、压接等的接合部150实现。

图6的示例中，通过贯通叠层的第1基板110、第2基板120及第3基板130的贯通孔140，进行各基板间的电连接，贯通孔140的第3基板130侧的露出部接合凸块BMP。

图7的示例中，第1基板110中形成贯通孔140-1，第2基板120中形成贯通孔140-2。第1基板110的贯通孔140-1与第2基板120的贯通孔140-2以压接或微凸块形成的接合部150接合。而且，接合垫160接合至第1基板110的贯通孔140-1的上面侧的露出部。

另外，本实施方式中，第1基板110及第2基板120中，形成摄影器件部200，包括蓄积转送拍摄得到的信号电荷以及输出的功能。

本实施方式中，影像器件部200，在第1基板110上形成有摄影功能的感光部210，在第2基板120上形成具有电荷蓄积功能的电荷蓄积部220及输出部230。

而且，第1基板110与第2基板120之间，对感光部210的多个电荷转送部转送的电信号往电荷蓄积部220的转送进行中继的中继部240，基本上横跨两基板形成。

固体摄影装置100，包括信号处理及电源部(以下，称作信号处理部)300，控制感光部210、电荷蓄积部220、输出部230等的驱动，还对于从输出部230输出的电信号进行既定的处理。

图5的信号处理部300，包含以FPGA等形成的定时产生器310、图像处理电路(图像处理IC)320及电源电路(电源IC)330而构成。

另外，包含定时产生器310、图像处理电路(图像处理IC)320及电源电路(电源IC)330而构成的信号处理部300，也可以在另外的基板或第2基板120、第3基板130上形成来叠层组装。根据如此的构成，也能够纳入小型摄影系统至单一封装内。

在第1基板110上形成的感光部210，包括：像素部211，包含以行列(m行n列)状配置的光电转换器件的光电二极管(PD)；以及垂直转送部(垂直CCD：VCCD)212(-1～-4)，是以列(或行)单位转送多个像素部211的光电转换器件的信号电荷的多个电荷转送部。

感光部210中，垂直转送部212以未图示的遮光膜遮光，以信号处理部300产生的2相或4相等的转送脉冲转送驱动，往列方向转送像素部211产生的信号电荷。

另外，图5及8中，为了简化图面，表示以6行4列的行列状(m＝6，n＝4的矩阵状)配置像素部211及垂直转送部212的示例。

图5及8图中，排列4列的垂直转送部212-1～212-4。

而且，垂直转送部212-1～212-4，往图5及8中所示的垂直坐标系的Y方向转送信号电荷。

第2基板120上形成的电荷蓄积部220，蓄积由感光部210的多个垂直转送部212-1～212-n(本示例n＝4)转送并由中继部240中继的信号电荷。

电荷蓄积部220，分别对应第1基板110上形成的n(本示例4)列的垂直转送部212-1～212-4，配置(本示例4)列的电荷蓄积部220-1～220-4。

电荷蓄积部220-1～220-4，往Y方向转送中继部240中继的信号电荷。

而且，虽然以中继部240，对感光部210的多个列的垂直转送部212-1～212-4转送的信号电荷往电荷蓄积部220的转送进行中继，但图5示意表示：信号电荷沿着图中往Y方向的流动在一方向Y1上，转送至第1基板110的感光部210与第2基板120的电荷蓄积部220及输出部230的示例。

然而，实际上，如图8所示，信号电荷由第1基板110的感光部210的垂直转送部212-1～212-4，被转送至往图下方的Y方向Y1后，在中继部240中继后，由第2基板120的电荷蓄积部220-1～220-4转送至与第1基板110反方向的往图上方的Y方向Y2。

第2基板120中，电荷蓄积部220-1～220-4的一端部形成输入端部221-1～221-4，另一端部形成与输出部230-1～230-4连接的输出端部222-1～222-4。

电荷蓄积部220-1～220-4的输入端部221-1～221-4，由中继部240以连接部(241-1～241-4)与位于垂直转送部212-1～212-4的感光区域外的各输出端部213-1～213-4电气结合。

第2基板120中，输出部230输出多个电荷蓄积部220-1～220-4内蓄积的信号电荷作为电信号至信号处理部300。

输出部230-1～230-4，其输入部连接至电荷蓄积部220-1～220-4的输入端部221-1～221-4。

图9是本实施方式的输出部的构成例图。

图9，表示1列的输出部230-1的构成例，其他列的输出部230-2～230-4也具有与图9相同的构成。

输出部230-1，连接至电荷蓄积部220-1的输出端部222-1中的输出栅极OG222-1。

图9的输出部230-1，包含浮动扩散层(FD：Floating Diffusion)231、重置栅极(RG)232、重置漏极233以及输出放大器234而构成。

输出部230-1中，对重置漏极233施加重置漏极电压VRD，对重置栅极232以信号电荷的检测周期施加重置脉冲PRG。

而且，浮动扩散层231内蓄积的信号电荷转换为信号电压，经由输出放大器234，作为CCD输出信号SOUT送出至信号处理部300。

中继部240，对第1基板110上形成的感光部210的多个垂直转送部212转送的信号电荷往第2基板120上形成的各电荷蓄积部220-1～220-4的转送进行中继。

中继部240，在感光部210的感光区域PARA外的区域EPARA经由通过基板的连接部电气结合第1基板110上形成的垂直转送部212-1～212-4的输出端部213-1～213-4与第2基板120上形成的电荷蓄积部220-1～220-4的输入端部221-1～221-4。

中继部240，以贯通孔241-1～241-4连接第1基板110上形成的垂直转送部212-1～212-4的输出端部213-1～213-4与第2基板120上形成的电荷蓄积部220-1～220-4的输入端部221-1～221-4。

[叠层的第1基板及第2基板，以及中继部的具体构成例]

在此，说明关于上述概要表示的第1基板110及第2基板120、以及中继部的具体构成例。

图10是用以说明本实施方式叠层的第1基板与第2基板，以及中继部的具体构成例的简略剖面图。

图10，表示相当于1列的垂直转送部212以及与其对应的电荷蓄积部220的部分。

本实施方式中，第1基板110是第1导电型基板，例如以n型基板111形成，第2基板120是第2导电型基板，例如以p型基板121形成。

第1基板110中，n型基板(n^-SUB)111中形成p阱区(p-WELL)112，在p阱区112的表面部形成n^-层113。n^-层113的Y方向的一端部形成用以连接作为中继部的贯通孔241的n⁺层114。

在n^-层113的上部及n⁺层114的上部，隔着绝缘膜115以既定间隔形成垂直转送部212的转送电极(转送栅极)116。

从n⁺层114贯通p阱区112、n型基板111，到达后述的第2基板120侧的n⁺层的贯通孔中形成(埋入)贯通孔(贯通电极)241。

另外，形成贯通孔241的p阱区112及n型基板111的壁部形成绝缘膜117。

而且，p阱区112、n^-层113、n⁺层114、栅极绝缘膜115、转送电极116以及贯通孔241上形成绝缘膜118，以覆盖它们。

第2基板120中，在p型基板(p-SUB)121中形成n阱区(n-WELL)122，在n阱区122内形成p阱区(p-WELL)123。p阱区123的表面部形成n^-层124。

n^-层124的Y方向的一端部形成用以连接作为中继部的贯通孔241的n⁺层125-1。n^-层124的Y方向的另一端部形成n⁺层125-2，成为浮动扩散层FD等。

n^-层124的上部及n⁺层125-1的上部，隔着绝缘膜126，以既定的间隔形成电荷蓄积部220的转送电极127。

另外，n阱区122的表面部，形成用以形成周边电路的p⁺层128等。

而且，n阱区122、p阱区123、n^-层124、n⁺层125、栅极绝缘膜126等的上面形成绝缘膜129以覆盖它们。

具有以上构成的第1基板110与第2基板120，让第1基板110的n型基板111的底面与第2基板120的绝缘膜129的表面(上面)黏贴来叠层。换言之，第2基板120重叠在第1基板110的背面形成。

另外，第1基板110上形成的垂直转送部212及第2基板120上形成的电荷蓄积部220，以金属层等的遮光材料构成的遮光膜遮光。

图10的示例中，形成贯通第1基板110与第2基板120的贯通孔242。

形成贯通孔242的第1基板110的p阱区112及n型基板111的壁部，以及第2基板120的p型基板121上形成绝缘膜。

本实施方式中，如上述，因为第1基板110由n型基板111形成，形成像素部211的第1基板110中，采用纵型溢流口(Vertical Overflow Drain)构造。

图11是用以说明关于本实施方式的第1基板上形成的像素部采用的纵型溢流口(overflow drain)的构成及原理图。

图11中，符号2111表示遮光膜，OVFC表示过电流通道。

纵型溢流口VOD，如下实现。

像素部211的PD(光电转换器件)与垂直转送部(VCCD)212在p阱区112中形成，以p阱区112为基准电位，藉由施加正电压至n型基板111，保持逆偏压状态。

此逆偏压，形成对于来自n型基板111的电子扩散的电位障壁，完全阻断光产生的电子及热产生的电子侵入PD或垂直转送部(VCCD)212。

因此，改善信号的串扰至不成问题的程度，显著显少漏光。另外，完全抑制起因于来自n型基板111的热扩散电流的暗电流噪声成分。

接着，说明关于纵型溢流口VOD的过剩电子的排出原理。

p阱区112与n型墓板111之间的pn接合耗尽层由于偏压电压扩大。

PD正下方的p阱区112的杂质层薄且低浓度的话，接合耗尽层到达PD的n层119，容易实现所谓的穿透状态。

即，p阱区112完全耗尽化，其电位上升。此时，n层是电子充满状态的话，电子被n型基板111强力拉出。

即使强光入射从而PD内产生过剩电子，也超过上升的p阱区112的电位，从n层119全部扫出至n型基板111，因此可以完全防止光晕产生。

[根据中继部产生的电荷转送动作]

接着，在具有上述构成的固体摄影装置10中，考察根据中继部产生的电荷转送动作。

本实施方式中，如上述，中继部240，以连接部即贯通孔(TSV)241-1～241-4连接第1基板110上形成的垂直转送部212-1～212-4的输出端部213-1～213-4与第2基板120上形成的电荷蓄积部220-1～220-4的输入端部221-1～221-4。

图12是用以说明关于本实施方式中以中继部转送信号电荷的动作图，表示贯通孔(TSV)区域的寄生电容小的情况下的电荷转送例图。

图13是用以说明关于本实施方式中以中继部转送信号电荷的动作图，表示贯通孔(TSV)区域的寄生电容大的情况下的电荷转送例图。

图14是表示设置TSV区域在中间电位的一构成例图。

转送电极(转送栅极)间有TSV区域时，如图10的构成，假设为n⁺区域。

n⁺区域的寄生电容小的情况下，如下转送信号电荷。

假设调制电位为ΔV，信号电荷为ΔQ、n⁺区域的寄生电容为C的话，根据ΔV＝ΔQC的关是，因为调制为与邻接的转送栅极的电位大致同相，如图12所示，经由TSV区域能够转送电荷。

转送电极(转送栅极)间的TSV区域(n⁺区域)的寄生电容大的情况下，因为调制需要的信号电荷量变大，不调制至变动邻接的转送栅极的电位。

因此，如图13及14所示，在转送栅极之间，经由连接至n⁺区域的例如设定中间电位的重置晶体管243，设定中间电位MV，藉此经由TSV区域能够转送电荷。

具体而言，如图14所示，以具有重置栅极RG243与重置漏极RD243的重置晶体管243，在转送信号电荷时设定贯通孔(TSV)区域为中间电位MV。

图15是表示设置本实施方式的叠层的第1基板与第2基板，以及中继部中设定TSV区域在中间电位的重置晶体管的构成例的简略剖面图。

设定贯通孔(TSV)区域在中间电位的重置晶体管，除了图10的构成之外，如图15所示，也可以在n^-层113的一端部侧形成。

在此，所谓中间电位，是成为高电平H的电位与成为低电平L的电位之间的电位。

作为转送例，如图13所示，TSV节点的两端设置输出栅极(Output Gate(OG))以及输入栅极(Input Gate(IG))，为了进行转送对OG与IG设置电位级别差，使TSV的重置电平与IG的电位相等。

如上述，根据本第一实施方式，第1基板110上，形成：像素部211，包含行列状配置的光电转换器件即光电二极管(PD)；以及感光部210，以列单位转送多个像素部211的光电转换器件的信号电荷的多个电荷转送部即垂直转送部212。

第2基板120上，形成：电荷蓄积部220，由感光部210的多个垂直转送部212-1～212-n(本示例n＝4)转送，蓄积中继部240中继的信号电荷；以及输出部230，设置于每垂直转送列。

而且，藉由中继部240，第1基板110上形成的垂直转送部212-1～212-4的输出端部213-1～213-4与第2基板110上形成的电荷蓄积部220-1～220-4的输入端部221-1～221-4，在感光部210的感光区域PARA外的区域EPARA经由通过基板的连接部例如贯通孔241电气结合。

因此，根据本第一实施方式，可以得到以下的效果。

根据本第一实施方式，能够进行从像素部211往垂直转送部(垂直CCD)212的循序读出，往垂直转送部(垂直CCD)212转送的信号电荷经由中继部240的连接部转送至第2层的电荷蓄积部(储存部)220。

因为电荷蓄积部(储存部)220在第2层的第2基板120上形成，所以小芯片面积且能够高速读出。

另外，因为叠层基板的连接部在像素阵列外形成，布局上的限制少，能够形成无白缺陷等的像素特性恶化的图像传感器。

换言之，根据本第一实施方式，像素阵列内不用形成特别的构造，就能在不引起SN的恶化的情况下，实现全局读出且可以高速驱动的图像传感器。

另外，因为像素阵列的外侧形成连接部的中继部240，所以能够形成不引起敏感度下降或暗电流增加的发生的像素。

[第二实施方式]

图16是用以说明本发明第二实施方式的固体摄影装置的构成例的图。

本第二实施方式的固体摄影装置100A与上述第一实施方式的固体摄影装置100的相异点如下。

本第二实施方式的固体摄影装置100A，包含选择性连接多个垂直转送部212-1～212-4与多个电荷蓄积部220-1～220-4的中继选择部250而构成。

本第二实施方式中，第1基板110A的中继部240A中配置多个选择电极251-1、251-2、251-3、251-4，第2基板120A的中继部240A中配置多个选择电极252-1、252-2、252-3、252-4。

而且，第1基板110A及第2基板120A中，对于多个选择电极251-1～251-4、252-1～252-4，形成一个共同的贯通孔(TSV)241A。

图16中，对第1基板110A侧的贯通孔241A，供给由任一选择电极251-1～251-4选择的垂直转送部212-1～212-4转送的信号电荷。

在第2基板120A侧，贯通孔241A转送的信号电荷由任一选择电极252-1～252-4选择，转送至电荷蓄积部(储存部)220-1～220-4。

根据图16的构成下，作为基本动作，如下进行动作。

在第1基板110A侧，选择电极251-1选择的垂直转送部212-1的信号电荷，经由贯通孔241A转送至第2基板120A侧，由选择电极252-1选择，转送至电荷蓄积部220-1。

在第1基板110A侧，选择电极251-2选择的垂直转送部212-2的信号电荷，经由贯通孔241A转送至第2基板120A侧，由选择电极252-2选择，转送至电荷蓄积部220-2。

在第1基板110A侧，选择电极251-3选择的垂直转送部212-3的信号电荷，经由贯通孔241A转送至第2基板120A侧，由选择电极252-3选择，转送至电荷蓄积部220-3。

在第1基板110A侧，选择电极251-4选择的垂直转送部212-4的信号电荷，经由贯通孔241A转送至第2基板120A侧，由选择电极252-4选择，转送至电荷蓄积部220-4。

以上是基本动作，虽然可以每次选择一个电极251-1～251-4以及选择电极252-1～252-4，但也可以是同时选择2个或2个以上的选择电极，或者既定的动作中让既定的选择电极不是选择状态等、各种形态。

藉由进行如此的驱动，能在维持循序读出的状态下，不引起检测敏感度下降，并且容易地进行水平方向的信号相加或信号间除。

即，本第二实施方式中，能够对并联的多个垂直(电荷)转送部212-1～212-4的信号电荷进行相加或间除。

另外，本第二实施方式中，多个列成为一个组群(图16的示例中邻接的4行成为一个组群)，因为以组群单位管理来形成一个贯通孔(TSV)241A，可以削减贯通孔的数量，在布局上也有利。

即，本第二实施方式中，能够提供从像素部211高速实施循序读出的传感器，因为作为连接部的贯通孔(TSV)等以比垂直转送部(垂直CCD)、电荷蓄积部(储存部)大的重复间距形成，因而容易形成作为连接部的贯通孔(TSV)等。

[中继选择部250的构成例]

接着，说明中继选择部250的具体构成例。

图17是表示包含第二实施方式的第1基板侧的中继选择部的第1构成例图。

图17的中继部240B中的中继选择部250B中，贯通孔(TSV)241A在4行的垂直转送部(VCCD)212-1～212-4的X方向(水平方向)的大致中央部，即第2列的垂直转送部212-2的配置位置与第3列的垂直转送部212-3的配置位置之间的位置上形成。

另外，例示图17的垂直转送部212-1～212-4为根据驱动脉冲V1～V4产生的4相驱动。

图17的中继选择部250B，包含选择电极251-1(S1)～251-4(S4)、水平转送部(HCCD)253-1～253-4与开路栅极(OG)254而构成。

选择电极251-1(S1)～251-4(S4)配置于各垂直转送部(VCDD)212-1～212-4的输出端部213-1～213-4上。

选择电极251-1(S1)～251-4(S4)，作为构成输出栅极等晶体管的栅极发挥功能，选择时控制至成为导通状态的电位。

水平转送部(HCCD)253-1～253-4，配置为位于分别对应的选择电极251-1(S1)～251-4(S4)的输出部，构成为朝向配置于中央的OG254转送方向不同的HCCD。

水平转送部253-1，配置于第1列的选择电极251-1的输出侧。水平转送部253-1，由驱动脉冲H1驱动，往图17中的右方向的水平方向X1转送垂直转送部212-1产生的信号电荷，再转送至邻接的水平转送部253-2。

水平转送部253-2，配置于第2列的选择电极251-2的输出侧。水平转送部253-2，由驱动脉冲H2驱动，往图17中的右方向的水平方向X1转送垂直转送部212-2产生的信号电荷或水平转送部253-1产生的垂直转送部212-1的信号电荷，并供给至连接至本段的OG254。

水平转送部253-4，配置于第4列的选择电极251-4的输出侧。水平转送部253-4，由驱动脉冲H4驱动，往图17中的左方向的水平方向X2转送垂直转送部212-4产生的信号电荷，再转送至邻接的水平转送部253-3。

水平转送部253-3，配置于第3列的选择电极251-3的输出侧。水平转送部253-3，由驱动脉冲H3驱动，往图17中的左方向的水平方向X2转送垂直转送部212-3产生的信号电荷或水平转送部253-4产生的垂直转送部212-4的信号电荷，并供给至连接至本段的OG254。

OG254，配置于水平转送部253-2的信号电荷供给部及水平转送部253-3的信号电荷供给部与连接部的贯通孔(TSV)241A之间，藉由控制为导通状态，由选择电极251-1(S1)～251-4(S4)选择，将水平转送部253-1～253-4转送的电荷信号转送至贯通孔(TSV)241A。

此第1构成例中，可以构成为每次选择一个选择电极251-1～251-4及选择电极252-1～252-4，但也可以使同时选择2个或2个以上的选择电极，或者既定的动作中既定的选择电极不是选择状态等、各种形态。

因此，在维持循序读出的状态下，不引起检测敏感度下降，且能够容易地对并联的多个垂直(电荷)转送部212-1～212-4的信号电荷进行相加或间除。

另外，根据第1构成例，多个列(本示例4列)为一个群组，因为以组群单位管理来形成一个贯通孔(TSV)241A，可以削减转换贯通孔的数量，在布局上也有利。

即，根据第1构成例，能够提供从像素部211高速实施循序读出的传感器，因为连接部的贯通孔(TSV)等以比垂直转送部(垂直CCD)、电荷蓄积部(储存部)大的重复间距形成，所以容易形成连接部的贯通孔(TSV)等。

图18是表示包含第二实施方式的第1基板侧的中继选择部的中继部的第2构成例图。

图18的中继部240C中的中继选择部250C，与图17的中继选择部250B基本构成相同。

图18的中继部240C，以贯通孔(TSV)241A转送信号电荷的际，形成用以设定贯通孔(TSV)241A在中间电位的、具有重置栅极RG243、重置漏极RD243A的重置晶体管243。

根据第2构成例，得到与上述第1构成例相同的效果自不待言，转送电极(转送栅极)间的TSV区域(n⁺区域)的寄生电容大的情况下，能够经由TSV区域转送电荷。

图19是表示包含第二实施方式的第1基板侧的中继选择部的中继部的第3构成例的图。

图19的中继部240D与图17的中继部240B的相异点在于，贯通孔(TSV)241D的配置位置不是4列的垂直转送部212-1～212-4的排列中央部，而是在X方向的一端侧(图19的示例在右端侧)的第4列的垂直转送部212-4的配置位置近旁形成。

图19的中继选择部250D中，水平转送部253-1由驱动脉冲H1驱动，往图19的右方向的水平方向X1转送垂直转送部212-1产生的信号电荷，再转送至邻接的水平转送部253-2。

水平转送部253-2由驱动脉冲H2驱动，往图19的右方向的水平方向X1转送垂直转送部212-2产生的信号电荷或水平转送部253-1产生的垂直转送部212-1的信号电荷，再转送至邻接的水平转送部253-3。

水平转送部253-3由驱动脉冲H3驱动，往图19的右方向的水平方向X1转送垂直转送部212-3产生的信号电荷或水平转送部253-2产生的垂直转送部212-1、212-2的信号电荷，再转送至邻接的水平转送部253-4。

水平转送部253-4，由驱动脉冲H4驱动，往图19的右方向的水平方向X1转送垂直转送部212-4产生的信号电荷，供给垂直转送部212-4的信号电荷或水平转送部253-3产生的垂直转送部212-1、212-2、212-3的信号电荷至连接本段的OG254。

OG254，配置于水平转送部253-4的信号电荷供给部与连接部的贯通孔(TSV)241D之间，藉由控制在导通状态下，以选择电极251-1(S1)～251-4(S4)选择，将水平转送部253-1～253-4转送的信号电荷转送至贯通孔(TSV)241D。

根据第3构成例，可以得到与上述第1构成例相同效果。

图20是表示包含第二实施方式的第1基板侧的中继选择部的中继部的第4构成例图。

图20的中继部240E的中继选择部250E与图17的中继选择部250B的相异点在于，取代水平转送部设置电位斜率部(SL)255。

此中继选择部250E中，以选择电极251-1(S1)～251-4(S4)选择的垂直转送部212-1～212-4的信号电荷，经过电位斜率部(SL)255，再经由OG254转送至贯通孔(TSV)241A。

根据第4构成例，可以得到与上述第1构成例相同的效果。

以上，说明了关于包含第1基板侧的中继选择部的第1到4构成例。这些构成，基本上，可以采用作为第2基板120侧的中继选择部。但是，信号电荷的转送方向跟关联第17到20图的情况为相反方向。

换言之，贯通孔(TSV)转送的信号电荷，经由OG254转送到水平转送部253-1、253-2、253-3、253-4或是经由电位斜率部(SL)255转送至期望的位置，以选择电极252-1～252-4选择，转送至电荷蓄积部220-1～220-4。

[第三实施方式]

图21是用以说明本发明第三实施方式的固体摄影装置的构成例的图。

本第三实施方式的固体摄影装置100B与上述第一实施方式的固体摄影装置100的相异点如下。

本第三实施方式的固体摄影装置100B，在第2基板120B侧中，包含选择性连接多个电荷蓄积部220-1～220-4、220-5～220-8与输出部230B-1、230B-2的输出选择部260而构成。

第三实施方式的固体摄影装置100B中，第1基板110B上形成的感光部210B以6行8列的矩阵状配置像素部211及垂直转送部212。

对应于此，第2基板120B上，形成8列的电荷蓄积部220-1～220-8。

第2基板120B中，电荷蓄积部220-1～220-4、220-5～220-8的输出端部222-1～222-4、222-5～222-8中配置(形成)选择电极261-1～161-4、261-5～261-8。

而且，第2基板120B中，对于多个选择电极261-1～261-4、261-5～261-8，分别形成一个输出部230B-1、230B-2。

图21中，第1基板110B侧的垂直转送部212-1～212-8转送的信号电荷经由中继部240转送至第2基板120B侧的电荷蓄积部(储存部)220-1～220-4、220-5～220-8。

而且，转送至电荷蓄积部220-1～220-4、220-5～220-8的信号电荷，如下供给至对应的输出部230B-1、230B-2。

电荷蓄积部220-1的信号电荷，由选择电极261-1选择，供给至输出部230B-1。

电荷蓄积部220-2的信号电荷，由选择电极261-2选择，供给至输出部230B-1。

电荷蓄积部220-3的信号电荷，由选择电极261-3选择，供给至输出部230B-1。

电荷蓄积部220-4的信号电荷，由选择电极261-4选择，供给至输出部230B-1。

电荷蓄积部220-5的信号电荷，由选择电极261-5选择，供给至输出部230B-2。

电荷蓄积部220-6的信号电荷，由选择电极261-6选择，供给至输出部230B-2。

电荷蓄积部220-7的信号电荷，由选择电极261-7选择，供给至输出部230B-2。

电荷蓄积部220-8的信号电荷，由选择电极261-8选择，供给至输出部230B-2。

本第三实施方式中，多个列成为一个组群(图21的示例中邻接的4列成为一个组群)，因为以组群单位管理来形成一个输出部230B-1、230B-2，可以削减输出部的数量，在布局上也有利。

即，本第三实施方式中，能够提供从像素部211高速实施循序读出的传感器，因为输出部以比电荷蓄积部(储存部)大的重复间距形成，容易形成输出部。

另外，本第三实施方式中，能够对并联的多个电荷蓄积部220-1～220-4、220-5～220-8的信号电荷进行相加或间除。

另外，本第三实施方式中，也藉由采用上述第二实施方式的中继选择部，在维持循序读出的状态下，不引起检测敏感度下降，能够容易进行水平方向的信号相加或信号间除。

另外，第二实施方式中，说明包含第1基板侧的中继选择部的中继部的第1到4构成例。这些构成，基本上，可以采用作为本第三实施方式的第2基板120B侧的输出选择部260。

在此情况下，贯通孔(TSV)的部分成为输出部230B-1～230B-2的输入部。

[第四实施方式]

图22是用以说明本发明第四实施方式的固体摄影装置的构成例的图。

本第四实施方式的固体摄影装置100C与上述第一实施方式的固体摄影装置100的相异点如下。

本第四实施方式的固体摄影装置100C，在第2基板120C中，除了电荷蓄积部220、输出部230之外，再形成属于信号处理系统即周边电路的模拟数字转换器(ADC)341、串行器342、存储器343、定时产生器(TG)344。

定时产生器(TG)344，包含CCD脉冲驱动部、电平位移等而构成。

在此，以CMOS图像传感器作为比较例，考察第2基板120C上装载信号处理系统的本第四实施方式的固体摄影装置100C即CCD图像传感器与CMOS图像传感器的芯片尺寸。

图23是表示作为比较例的的背面照射型CMOS图像传感器的叠层构造例图。图23(A)表示CMOS图像传感器的第1构造例，图23(B)表示叠层CMOS图像传感器的叠层化的第2构造例。

图24是用以说明根据CMOS图像传感器的叠层构造的芯片缩小化示例的图。图24(A)表示不是叠层构造时的像素部及周边电路，图24(B)表示根据叠层构造表示缩小化的示例。

图25是表示非叠层构造的CMOS图像传感器芯片、叠层构造的CMOS图像传感器芯片以及本实施方式的CCD图像传感器芯片的简略剖面图。

图25(A)表示非叠层构造的CMOS图像传感器芯片，图25(B)表示叠层构造的CMOS图像传感器芯片，图25(C)表示根据本实施方式的CCD图像传感器芯片。

一般，CMOS图像传感器400A，如图23(A)所示，由支承基板410、以及形成了像素部420与信号处理电路430的芯片440构成。

叠层构造中，如图23(B)所示，取代支承基板使用形成了信号处理电路430的芯片450，再对其重叠像素部420。

采用此叠层构造，可以实现小型化。

如此的CMOS图像传感器中，周边电路的信号处理电路430，如图24(A)所示，由行译码器(ROW decoder)431、列译码器(column decoder)432，或是行(列)选择电路、接合垫(Bonding pad)433等构成。

藉由将此周边电路的信号处理电路430配置于第2层，例如图24(B)所示，虽然可以削除周边电路区域，但为了使来自行译码器431的像素驱动信号用信号在各行(ROW)经由贯通孔(TSV)，在各行及列重新需要TSV区域。

结果，CMOS图像传感器芯片，藉由采用叠层构造，在结构上，如图25(A)及(B)所示，相较于未采用叠层构造的情况，芯片尺寸可以削减一半左右。

不过，如图25(B)及(C)所示，CMOS图像传感器芯片，即使如上所述使用叠层构造，因为在各行及列重新需要TSV区域等的理由，结构上例如比本实施方式的CCD图像传感器芯片大1.5倍左右。

换言之，根据本实施方式的CCD图像传感器，经由作为连接部的贯通孔(TSV)，因为可以叠层连接，由于不用引线接合，可以是芯片尺寸级中的小型封装，例如以BGA等的连接，可以实现小型的摄影机模块组装。

而且，藉由组装本叠层CCD封装，可以实现超小型摄影机模块。

另外，关于CMOS图像传感器芯片中具有全局快门的构造，以非专利文件1为首，提出多个方案，任意一例中像素阵列内都必须追加特别的电路，具有引起敏感度下降或噪声增加的缺点。另外，公知的CMOS中的改善例中，选择进行信号相加的构造时，具有寄生电容增加引起的SN恶化、损害信号的同时性的缺点。

相对于此，根据本实施方式的CCD图像传感器，不在像素阵列内形成特别的构造，即不会引起SN的恶化，能够以全局读出高速驱动。

另外，由于贯通孔(TSV)的芯片间连接而可以小芯片尺寸封装，又藉由往第2基板装载周边电路，通过削减驱动接脚数，能够提供高性能、小型、低成本的摄影机系统。

[第五实施方式]

图26是用以说明本发明第五实施方式的固体摄影装置的构成例的图。

本第五实施方式的固体摄影装置100D与上述第四实施方式的固体摄影装置100C的相异点如下。

本第五实施方式的固体摄影装置100D，是在同一封装内组装包含定时产生器310、图像处理电路(图像处理IC)320以及电源电路(电源IC)330而构成的信号处理部300与第1基板110D、第2基板120D。

根据如此的构成，小型摄影系统可以纳入单一封装内。

[第六实施方式]

图27是用以说明本发明第六实施方式的固体摄影装置的构成例的图。

本第六实施方式的固体摄影装置100E与上述第四实施方式的固体摄影装置100C的相异点如下。

本第六实施方式的固体摄影装置100E，在第2基板120E中，除了电荷蓄积部220、输出部230，形成属于信号处理系统即周边电路部的ADC341、串行器342并混载。

其他的构成与第四实施方式相同。

图27中，表示信号处理部300与叠层芯片之间收送的电源系统、驱动及驱动脉冲系统、输出端子系统的传送线。

驱动需要的驱动脉冲及电源，例如基准电源VSS(GND)、CCD电源VCCD、ADC电源VADC、串行输出电源VLVDS、垂直转送脉冲φV1及φV2、水平转送脉冲φH、从像素往垂直转送部的读出脉冲φR、串行输出基准频率φLVDS、CCD输出样品&保持脉冲φSH、串行信号输出信号。

这各个信号的传送线中，对各接脚装载了FPGA(现场可编程门阵列)等构成的信号处理部300连接至装载的外部基板(外部board)。

另外，本实施方式的固体摄影装置100E，不执行水平转送，但中继选择部250或输出选择部中采用水平转送部时，因为局部进行水平转送，所以具有产生水平转送脉冲φH作为驱动脉冲的功能。

图28是表示作为第六实施方式的叠层型CCD图像传感器的固体摄影装置的驱动信号的时序的一示例图。

图28(A)表示电荷读出脉冲φR，图28(B)表示垂直转送脉冲φV2，图28(C)表示垂直转送脉冲φV1，图28(D)表示水平转送脉冲φH，图28(E)表示缓冲输出VOUT。

图27的固体摄影装置100E中，输入CCD驱动脉冲φV1及φV2作为外部信号，同步的图像数据由内建的ADC341、串行器342，转换为串行数字输出并输出，由其他基板上的例如FPGA 310取入，作为图像信号处理。

根据本第六实施方式，可以得到与上述第四实施方式的效果同样的效果。

而且，本第六实施方式的固体摄影装置100E，在第1基板110E中，垂直转送部(垂直CCD)邻接像素部211，能够循序读出。

因为像素部是CCD，与第2基板120E(第2层)连接的贯通孔(TSV)，相较于叠层为对每行连接的CMOS图像传感器的主要作为周边电路的第2层的情况，可以大幅削减，例如在芯片可以只上下配置，能够缩小封装尺寸。

[第七实施方式]

图29是用以说明本发明第七实施方式的固体摄影装置的构成例的图。

本发明第七实施方式的固体摄影装置100F与上述第六实施方式的固体摄影装置100E的相异点如下。

本第七实施方式的固体摄影装置100F，在第2基板120F中，除了装载属于信号处理系统即周边电路的ADC341及串行器342，再加上作为驱动脉冲产生器的定时产生器(TG)344以及作为电压产生电路的DCDC转换器(DCDC)345。

本第七实施方式的固体摄影装置100F中，装载定时产生器(TG)344及DCDC转换器(DCDC)345，可以削减将例如外部驱动脉冲连接为φVsync(V触发脉冲)、φHsync(H触发脉冲)、φRST(重置脉冲)需要的接脚、和将电源连接为VDD、VSS需要的接脚。

根据本第七实施方式，除了上述第六实施方式的效果，还可以得到以下的效果。

即，根据本第七实施方式，因为可以削减驱动接脚数，在第2基板120F上配置周边电路，具有可以应用于设置摄影机的必要条件中有组装尺寸、可连接电缆数、电缆长度、设置高度等限制的用途中使用的例如监视摄影机、医疗内视镜摄影机等的电子机器的优点。

[第八实施方式]

图30是用以说明本发明第八实施方式的固体摄影装置的构成例的图。

本发明第八实施方式的固体摄影装置100G与上述第七实施方式的固体摄影装置100F的相异点如下。

本发明第八实施方式的固体摄影装置100G，在第2基板120G中，除了装载属于信号处理系统即周边电路部的ADC341及串行器342、定时产生器(TG)344、DCDC转换器(DCDC)345，再加上装载存储器346。

而且，本第八实施方式的固体摄影装置100G，藉由以开关使电源工作，来共享驱动脉冲和输出信号脉冲端子PIN1、PIN2。

[实现共享驱动脉冲与输出信号脉冲端子的构成例]

在此，本第八实施方式的固体摄影装置100G中，说明关于实现共享驱动脉冲与输出信号脉冲端子PIN1、PIN2的构成例。

图31是表示本第八实施方式的固体摄影装置100G中，实现共享驱动脉冲与输出信号脉冲端子的构成例的图。

图31中，抽出第2墓板120G中的驱动脉冲及输出信号脉冲端子的共享电路350。

另外，包含摄影器件部200G的输出部230、未图标的驱动系统等，表示为传感器内核270(Sensor Core)。

图31的第2基板120G中，形成主时钟端子PMC、输入输出端子PIN1、PIN2。

图31的共享电路350，具有差动输出电路351、寄存器控制器(Register Controller)352以及开关SW1～SW4。

此共享电路350，以寄存器控制器线LRGC与数据输出线LDO共有输入输出端子PIN1与PIN2。共享电路350，以开关SW1～SW4进行其转换。

共享电路350中，差动输出电路351的输入部连接至串行器342的输出部，差动输出电路351的正侧输出部经由开关SW1连接至输入输出端子PIN1，负侧输出部经由开关SW2连接至输入输出端子PIN2。

寄存器控制器352的第1输入输出端子T1经由开关SW3连接至输入输出端子PIN1，第2输入输出端子T2经由开关SW4连接至输入输出端子PIN2。

接着，关联图32～34，说明共享电路的动作例。

图32是用以说明本第八实施方式的共享电路的寄存器控制模式时的动作的图。

图33是用以说明本第八实施方式的共享电路在图像数据流模式时的动作的图。

图34是用以说明本第八实施方式的共享电路在寄存器控制模式时及图像数据流模式时的动作的时序图。

图34(A)表示电源电压VDD/VAA，图34(B)表示基准时钟(主时钟)MCLK，图34(C)图表示输入输出端子PIN1的信号，图34(D)表示输入输出端子PIN2的信号。

电源接通后，电源重置(Power On Reset)之后，如图32所示，开关SW3、SW4为ON(通)，成为寄存器控制模式(Register Control Mode)。

在此情况下，使用输入输出端子PIN1、PIN2，重写寄存器，进行传感器的设定(Sensor)。之后，进行将传感器转换至影像输出模式的寄存器设定，如图33所示，使开关SW3、SW4为OFF(断)，使开关SW1、SW2为ON(通)，结束寄存器控制模式。

图像数据流模式(Image Data Streaming Mode)中，如图33所示，开关SW1、SW2为ON(通)，开关SW3、SW4为OFF(断)，将对多个位的影像数据以串行器(SERIALIZER)实施并行串行转换得到的数据以差动输出电路351驱动，从输入输出端子PIN1、PIN2输出。

固体摄影装置100G中，如图34所示，以电源接通重置在电源接通后重置系统，成为寄存器控制模式，从外部实施内部脉冲的相位调整等直到模式结束。

接受模式结束命令后，成为图像数据流模式，将对多个位的图像数据以串行器(SERIALIZER)342从并行数据转换为串行数据的并行串行转换得到的数据以差动输出电路351驱动，从输入输出端子(控制接脚)PIN1、PIN2输出。

而且，本第八实施方式中，例如统合并行串行输出信号接脚，以输出接脚数为1系统。另外，共享接脚驱动脉冲输入接脚与输出信号接脚，以外部驱动脉冲为φMCLK(基准时钟)，作为输出及控制接脚(PIN1及PIN2)可以进一步削减驱动需要的接脚。

根据本第八实施方式，除了与上述第七实施方式同样的效果，还可以得到以下的效果。

即，根据本第八实施方式，因为可以进一步削减驱动接脚数，在第2基板120G上配置周边电路，具有可以应用于在设置摄影机的必要条件中有组装尺寸、可连接电缆数、电缆长度、设置高度等限制的用途中使用的例如监视摄影机、医疗内视镜摄影机等的电子机器的优点。

以上说明的固体摄影装置100、100A～100G，作为摄影装置可以应用至数字摄影机、影像摄影机、行动终端或监视摄影机、医疗用内视镜摄影机等的电子机器。

[第九实施方式]

图35是表示装载应用本发明实施方式的固体摄影装置的摄影系统的电子机器的构成的一示例图。

本电子机器500，如图35所示，具有可应用本实施方式的固体摄影装置100、100A～100G的本发明的CCD/CMOS叠层型固体摄影装置510。

另外，电子机器500，具有引导入射光至此CCD/CMOS叠层型固体摄影装置510的像素区域(成像拍摄物像)的光学系统(镜头等)520。

电子机器500，具有处理CCD/CMOS叠层型固体摄影装置510的输出信号的信号处理电路(PRC)530。

信号处理电路530，对CCD/CMOS叠层型固体摄影装置510的输出信号，施行既定的信号处理。

信号处理电路530处理的图像信号，在液晶表示器等构成的监视器上映出作为动态图像，或是也可以输出至打印机，还可以是直接记录至存储卡等的记录介质等的各种形态。

如上述，作为CCD/CMOS叠层型固体摄影装置510，藉由装载上述的固体摄影装置100、100A～100G，能够提供高性能、小型、低成本的摄影系统。

而且，可以实现在设置摄影机的必要条件中有组装尺寸、可连接电缆数、电缆长度、设置高度等限制的用途中使用的例如监视摄影机、医疗内视镜摄影机等的电子机器。

【符号说明】

100、100A～100G～固体摄影装置；

110、110A～110F～第1基板；

120、120A～120F～第2基板；

200～摄影器件部；

210～感光部(摄影部)；

211～像素部；

212-1～212-8～电荷转送部(垂直转送部)；

213-1～213-4～输出端部；

220、220-1～220-8～电荷蓄积部(储存部)；

230～输出部；

240～中继部；

241、241A～贯通孔(连接部、TSV)；

250～中继选择部；

260～输出选择部；

270～传感器内核；

300～信号处理部(信号处理及电源部)；

310～FPGA、TG

320～图像处理电路(图像处理IC)；

330～电源电路(电源IC)；

341～ADC；

342～串行器；

343～存储器；

344～定时产生器(TG)；

345～DCDC转换器(DCDC)；

346～存储器；

350～共享电路；

351～差动输出电路；

352～寄存器控制器；

SW1～SW4～开关；

500～电子机器；

510～CCD/CMOS叠层型固体摄影装置；

520～光学系统；

530～信号处理电路(PRC)。