本发明涉及通讯总线技术领域，具体为一种低成本直流电力载波通讯总线电路。
背景技术：
通常，低成本的直流电力载波通讯，只适合在低功耗的负载供电领域，现有的低成本直流电力载波通讯技术，通常应用在低功耗负载条件且电力线和第一路线路共用2根电线，这样会导致设备成本高、通讯过程中误码率高和反应速度慢等问题。
技术实现要素：
本发明的目的在于提供一种低成本直流电力载波通讯总线电路，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：一种低成本直流电力载波通讯总线电路，包括第一路线、第二路线和第三路线，所述第一路线上连接有电阻R7和运放器U2，所述电阻R7的输入端连接有电压接入点，所述运放器U2的反相输入端连接有电阻R2和电阻R5，所述电阻R2的输入端与电压接入点连接，所述电阻R5的输出端连接有电压接地点，所述运放器U2的输出端连接有电阻R6和电阻R12，所述电阻R6的输入端与电压接入点连接，所述电阻R12与运放器U2的同相输入端短接，且R12的输出端与电压接地点连接，所述第二路线上连接有电阻R13，所述电阻R13连接有晶体三极管Q2，所述晶体三极管Q2的集电极连接有电阻R9和电阻R11，所述晶体三极管Q2的发射极与电压接地点连接，所述电阻R9的输入端与电压接入点连接，所述电阻R11连接有晶体三极管Q1，所述晶体三极管Q1的集电极与第一路线连接，所述晶体三极管Q1的发射极连接有电阻R10，且晶体三极管Q1的发射极与电压接地点连接，所述电阻R10与电阻R7的接入点连接，所述第三路线连接有电阻R4，所述电阻R4的输入端与电压接入点连接，且反接有运放器U1，所述运放器U1的同相输入端与第一路线连接，运放器U1的反相输入端连接有电阻R1和电阻R3，所述电阻R1的输入端与电压接入点连接，所述电阻R3的输出端与电压接地点连接。
优选的，所述电阻R7与运放器U2之间设置有电阻R8。
优选的，所述晶体三极管Q1为MOSFET管、BJT管或JFET管。
优选的，所述运放器U1为分立器件的放大器或差分放大器构成。
优选的，所述运放器U2为分立器件的放大器或差分放大器构成。
与现有技术相比，本发明的有益效果是：本低成本直流电力载波通讯总线电路，可以适应大功率负载，同时实现载波总线通讯，第一路线的输入端只用于通讯，由第三路线配合其余两路线完成通讯，与现存所有现场总线相比，材料造价具有绝对优势，并且省去了施工成本。
附图说明
图1为本发明电路示意图。
图中：1 第一路线、10电阻R7、100电压接入点、101电压接地点、11电阻R8、12电阻R2、13电阻R5、14运放器U2、15电阻R6、16电阻R12、2 第二路线、20电阻R13、21晶体三极管Q2、22电阻R9、23电阻R11、24晶体三极管Q1、25电阻R10、3 第三路线、30电阻R4、31运放器U1、32电阻R1、33电阻R3。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，本发明提供一种技术方案：一种低成本直流电力载波通讯总线电路，包括第一路线1、第二路线2和第三路线3， 第一路线1上连接有电阻R7 10和运放器U2 14，运放器U2 14为分立器件的放大器或差分放大器构成，电阻R7 10与运放器U2 14之间设置有电阻R8 11，电阻R7 10的输入端连接有电压接入点100，运放器U2 14的反相输入端连接有电阻R2 12和电阻R5 13，电阻R2 12的输入端与电压接入点100连接，电阻R5 13的输出端连接有电压接地点101，运放器U2 14的输出端连接有电阻R6 15和电阻R12 16，电阻R6 15的输入端与电压接入点100连接，电阻R12 16与运放器U2 14的同相输入端短接，且R12 16的输出端与电压接地点101连接。
第二路线2上连接有电阻R13 20，电阻R13 20连接有晶体三极管Q2 21，晶体三极管Q2 21的集电极连接有电阻R9 22和电阻R11 23，晶体三极管Q2 21的发射极与电压接地点101连接，电阻R9 22的输入端与电压接入点100连接，电阻R11 23连接有晶体三极管Q1 24，晶体三极管Q1 24为MOSFET管、BJT管或JFET管，晶体三极管Q1 24的集电极与第一路线1连接，晶体三极管Q1 24的发射极连接有电阻R10 25，且晶体三极管Q1 24的发射极与电压接地点101连接，电阻R10 25与电阻R7 10的接入点连接。
第三路线3连接有电阻R4 30，电阻R4 30的输入端与电压接入点100连接，且反接有运放器U1 31，运放器U1 31为分立器件的放大器或差分放大器构成，运放器U1 31的同相输入端与第一路线1连接，运放器U1 31的反相输入端连接有电阻R1 32和电阻R3 33，电阻R1 32的输入端与电压接入点100连接，电阻R3 33的输出端与电压接地点101连接。
本图显示的是JD总线的硬件部分；本硬件可嵌入到控制器硬件设计内，直流供电的负电压线接在本图中所示GND各点上；直流供电的正电压线可接在本图中V1/I1点上，也可经过电压电流变换后行程电压源或电流能源，接在VI/I1点（即电压接入点100）上；V2—V8,可以直接接在正电压供电线上，也可接在经过电压变换的电压源上。第三路线3接在第一路线1点上，与正负两根供电线配合实现通讯；晶体三极管Q1 24、晶体三极管Q2 21、电阻R9 22、R11 23、R13 20构成输出电路，第二路线2接控制器输出端；电阻R7 10、电阻R10 25既是输出电路，也是输入电路，并提供静态工作点；其余电路为输入电路。
当第二路线2端为高电平时，经过晶体三极管Q2 21、晶体三极管Q1 24两次反向，使得输出高电平，此时第一路线1为高点平，电压由电阻R7 10、电阻R10 25分压及电阻R12 16、电阻R8 11正反馈电路决定。当第二路线2端为低电平，经过晶体三极管Q2 21、晶体三极管Q1 24两次反向，使得输出低电平，此时第一路线1为低电平，约等于零电压，当第一路线1为低电平时，运放器U2 14、运放器U1 31的输出都为低，第三路线3端电压约等于零，接控制器通讯输入端。当第一路线1为高电平时，运放器U2 14、运放器U1 31的输出都为高，第三路线3端输出为高，接控制器通讯输入端，运放器U2 14用于实现相位识别，运放器U1 31用于实现电平转换；电阻R8 11、电阻R12 16的正反馈功能用于减少第三路线3端的抖动。
可以适应大功率负载，同时实现载波总线通讯，第一路线1只用于通讯，由第三路线3配合其余两路线完成通讯，与现存所有现场总线相比，材料造价具有绝对优势，并且省去了施工成本。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。