技术领域本发明涉及视频监控技术领域，尤其是涉及一种基于CPLD的视频转换显示方法及系统。
背景技术：
当前市场主流的视频拼接技术多半是基于解码芯片(用于视频解码)+FPGA(用于将视频信号格式转换成Serdes信号)+Serdes交换芯片(用于交换信号)+FPGA(用于实现视频的拼接视频信号还原和画面切割)+DVIPHY芯片(用用于显示)，但此种方案非常复杂。如需要对FPGA做大量的开发工作，开发周期长，开发费用高，相对复杂，产品的稳定性难以保证。且FPGA解决方案所用芯片较多，价格昂贵，对于一些经济型需求的应用场合相对奢侈，对FPGA的开发量比较大，且整体成本较高。
技术实现要素：
本发明所要解决的技术问题是：提供一种简易转换显示的方案，可节约成本，且降低开发难度，并能提高产品稳定性。为了解决上述技术问题，本发明采用的技术方案为：提供一种基于CPLD的视频转换显示方法，包括：将视频流解码成高清图像信息，并转换成BT.1120信号后输入至CPLD交换芯片；所述CPLD交换芯片交叉切换所述BT.1120信号为多路相同的BT.1120子信号；每个显示屏接收一路所述子信号，并显示所述子信号对应图像部分。为解决上述问题，本发明还提供一种基于CPLD的视频转换显示系统，包括：解码模块，用于将视频流解码成高清图像信息，并转换成BT.1120信号输入后输入至CPLD交换芯片；交换模块，用于所述CPLD交换芯片交叉切换所述BT.1120信号为多路相同的BT.1120子信号输出；显示模块，用于每个显示屏接收一路所述子信号，并显示所述BT.1120子信号对应图像部分。本发明的有益效果在于：区别于现有技术，本发明解码视频流后，转成成BT.1120信号，并利用CPLD交换芯片交叉切换成多路相同的BT.1120子信号，输出时，每个显示屏接收一路子信号，并显示对应的图像部分。通过上述方式，本发明的转换显示方案简易可行，实现拼接功能，并可降低成本，提高产品稳定性。附图说明图1为本发明方法实施例一的流程示意图；图2为本发明方法实施例二的结构框图；图3为本发明具体实施例标示信号走线及其实现方式示意图；图4为本发明具体实施例应用场景示意图。具体实施方式为详细说明本发明的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。本发明最关键的构思在于:采用视频解码芯片+CPLD交换芯片+DVI信号转换芯片的简易方案，CPLDIO交叉技术取代serdes交换芯片，将解码芯片解码出信号经过拼接控制信号的配置，送入到相应的显示通道，从而实现拼接功能。请参照图1，本发明提供一种基于CPLD的视频转换显示方法，包括：S1：将视频流解码成高清图像信息，并转换成BT.1120信号后输入至CPLD交换芯片；S2：所述CPLD交换芯片交叉切换所述BT.1120信号为多路相同的BT.1120子信号；S3：每个显示屏接收一路所述子信号，并显示所述子信号对应图像部分。本发明是采用视频解码芯片+CPLD交换芯片+DVI信号转换芯片的简易方案，CPLDIO交叉技术取代serdes交换芯片，将解码芯片解码出信号经过拼接控制信号的配置，送入到相应的显示通道，从而实现拼接功能。具体为：多路H.264格式视频码流通过网口接入主解码芯片；主解码芯片根据配置，将部分视频流转发到从解码芯片；主、从解码芯片分别将对应的H.264视频码流解码成标准的无压缩视频信号，其中主、从解码芯片分别有一路BT.1120格式信号的输出通道和一路HDMI格式信号的输出通道，将主、从解码芯片的BT.1120格式信号发送至所述CPLD交换芯片；通过信号格式转换芯片将主、从解码芯片的HDMI格式信号转换成BT.1120信号，并发送至所述CPLD交换芯片。其中，所述交换芯片输出4路相同的BT.1120子信号，4个显示屏分别显示子信号对应图像的四分之一。所述BT.1120子信号通过信号转换芯片转换成DVI信号后输出至所述显示屏。对应地，如图2所示，本发明实施例二提供一种基于CPLD的视频转换显示系统100，包括：解码模块110，用于将视频流解码成高清图像信息，并转换成BT.1120信号输入后输入至CPLD交换芯片；交换模块120，用于所述CPLD交换芯片交叉切换所述BT.1120信号为多路相同的BT.1120子信号输出；显示模块130，用于每个显示屏接收一路所述子信号，并显示所述BT.1120子信号对应图像部分。其中，所述解码模块110具体用于：多路H.264格式视频码流通过网口接入主解码芯片；主解码芯片根据配置，将部分视频流转发到从解码芯片；主、从解码芯片分别将对应的H.264视频码流解码成标准的无压缩视频信号，其中主、从解码芯片分别有一路BT.1120格式信号的输出通道和一路HDMI格式信号的输出通道，将主、从解码芯片的BT.1120格式信号发送至所述CPLD交换芯片；通过信号格式转换芯片将主、从解码芯片的HDMI格式信号转换成BT.1120信号，并发送至所述CPLD交换芯片。所述交换芯片输出4路相同的BT.1120子信号，4个显示屏分别显示子信号对应图像的四分之一。所述交换模块120具体用于：所述BT.1120子信号通过信号转换芯片转换成DVI信号后输出至所述显示屏。为方便理解本发明所述技术方案，以下通过一个具体实施例进行说明。请一并参阅图1～图4，本发明分三个部分，分别是视频解码部分、视频交换部分、视频显示输出部分。视频解码部分是将压缩的视频流解码成高清图像信息并转换成BT.1120信号；此技术点可以省略视频交换部分则实现4组BT.1120信号输入与4组BT.1120信号输出之间的任意切换；视频显示输出部分是将交换输出后的BT.1120信号，根据控制信息，显示对应的部分图像；以上三个部分按照图3标示信号走线及其实现方式.当需要对某路视频信号进行2*2视频拼接放大时，先将该视频解码后送入至BT1120SWITCH芯片，BT1120SWITCH芯片将该路视频信号同时映射到4个输出的通道，4个DISPLAYPHY芯片同时接收到该信号，与此同时每个DISPLAYPHY芯片会收到一个不同的指令，指令内容为在一块显示屏上显示同一幅画面的1/4部分，每个DISPLAYPHY芯片显示的1/4部分画面都不重复，以此来实现一幅画面放大显示在4个显示屏上的效果。本发明相比市场上主流的FPGA实现方案，从成本上是原方案的1/3,甚至更少。从开发的难度上，代码的工作量为FPGA方案的1/10，易于实现，且由于硬件的复杂程度大为降低，产品的稳定性得到极大的提高。实际中，参照图4，本发明实现的产品入口为1个千兆网口，多路H.264格式视频码流由此接入主解码芯片，如图中的HI3535，主解码芯片根据配置将其中的部分视频码流通过另一个GE口(10M/100M/1000Mbps自适应以太网电口)转发到从解码芯片，如图中的SIL9135A，主、从解码芯片分别将对应的H.264视频码流解码成标准的无压缩视频信号，每个主芯片有1路BT1120格式信号的输出通道和1路HDMI格式信号的输出通道，BT1120格式通道直接接入CPLD(MOX-2000)，HDMI信号经信号格式转换芯片SIL9135转换成BT1120格式信号后也送入至CPLD(MOX-2000)，至此CPLD芯片一共有4路BT1120信号输入，CPLD芯片同时有4路BT1120输出，每路视频信号独立受控，4路输出和4路输出可相互交叉映射，也可以一个输入的BT1120格式信号映射到多个接口。CPLD芯片输出的BT1120信号经过信号转换芯片MDIN340转换成DVI信号，经DVI输出至显示器。以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本发明的专利保护范围内。