本发明属于毫米波集成电路设计的技术领域，尤其是一种互补金属氧化物半导体具有有抗干扰能力CMOS全集成Ka波段全射频结构相控阵接收前端，可用于高速无线通信系统中。
背景技术：
近年来，随着宽带业务，尤其是宽带多媒体业务需求的高速增长，采用L波段(1~2GHz) 或者C波段(4~8GHz) 等低波段的无线通信系统已经趋于饱和，而且较低波段不能适应高速率、大宽带的通信系统，这就迫使国内外学者转向研究毫米波波段（30~300GHz）无线通信。
毫米波波段具有极宽的带宽，这在频率资源紧张的今天无疑极具吸引力。在相同天线尺寸下毫米波的波束要比微波的波束窄得多，因此具有更高的分辨率。和微波相比，毫米波元器件的尺寸要小得多，因此毫米波系统更容易小型化。且与激光相比，毫米波的传播受气候的影响要小得多，可以认为具有全天候特性。因此，毫米波通信成为近年无线通信的研究热点。
Ka 波段毫米波(26.5~40GHz)无线通信因其自身的优势成为未来宽带卫星通信及第五代（5G）移动通信的发展趋势，其优点有：带宽充裕（理论带宽有3.5GHz）、通信容量大、实现波束窄、设备体积小以及抗干扰能力强等。因此，Ka频段卫星通信系统可为高速卫星通信、千兆比特级宽带数字传输、高清晰度电视（HDTV）、卫星新闻采集（SNG）、VSAT业务、直接到家庭（DTH）业务及个人卫星通信等新业务提供一种崭新的手段。三星和韩国SK电讯此前已完成基于28GHz毫米波的第五代（5G）移动通信系统的测试，但这离5G移动通信技术的正式商用仍存在距离。所以，研究 Ka 波段具有重要的意义。然而，Ka 波段最大的缺点是链路降雨损耗较严重，最大可达30dB，对传输信号的幅度相位造成影响，进而造成通信系统传输质量以及系统性能的恶化。正是由于Ka波段的此种衰减特性，造成了可用信号极易受干扰信号的干扰，而造成通信系统失灵。这就对要求通讯系统中接收机具有抗干扰能力，而且对微小信号的合成也提出了要求。
而Ka波段毫米波接收前端作为Ka波段毫米波无线通信系统中接收机的重要模块，其性能的好坏对整个通信系统的性能影响非常大。近年来于GaAs、InP等III-V族半导体工艺和BiCMOS工艺实现的Ka-band接收前端相控阵已有成功案例，但其成本较高、功耗较大。相比之下，CMOS工艺下具有集成度高、成本及功耗低等优点，可以实现毫米波前端电路和基带电路的集成，在SoC系统集成上具有显著优势。但CMOS工艺衬底损耗大，这给高品质因子无源器件的设计带来挑战；且CMOS工艺下有源器件的截止频率相对较低，基于CMOS工艺实现高性能的Ka波段毫米波接收前端相控阵始终是一大难点。
技术实现要素：
本发明的目的是提供一种CMOS全集成Ka波段全射频结构相控阵抗干扰接收前端。
本发明的目的是这样实现的：
一种CMOS全集成Ka波段全射频结构相控阵抗干扰接收前端，特点是：所述抗干扰接收前端包括：
四路结构相同具有独立移相的接收前端链路，其每一链路包括：
低噪声放大器LAN，采用两级共源共栅结构，输入端连接输入信号，输出端连接无源移相器PS的输入端；
无源移相器PS，采用四比特结构，通过控制位可对信号相位进行22.5度、45度、67.5度、90度、112.5度、135度、157.5度、180度、202.5度、225度、247.5度、270度、292.5度、315度或337.5度的移相，输出端接增益补偿放大器AMP的输入端；
增益补偿放大器AMP，采用一级共源共栅结构；输出接信号合成器的一个输入端；
一个信号合成器，采用四分之一波长共面波导传输线结构，通过三个结构相同的两路合成器组成一个四路合成器。
所述低噪声放大器LNA具体为：
第一电感LG1两端分别接RFIN端和第一NMOS管M1的栅极；第二电感的LS两端分别接第一NMOS管M1的源极和接地GND；第一NMOS管M1的漏极接第二NMOS管M2的源极；第二NMOS管M2的栅极接电源VDD；第三电感LD1的两端分别接第二NMOS管M2的漏极和电源VDD；第一MIM电容C1的两端分别接第二NMOS管M2的漏极和第三NMOS管M3的栅极；第三NMOS管M3的源极接地GND，漏极接第四NMOS管M4的源极；第四电感LD2的两端分别接第四NMOS管M4的漏极和电源VDD；第二MIM电容C2的两端分别接第四NMOS管M4的漏极和无源移相器中第六NMOS管M6的漏极；第一电阻R1的两端分别接第一NMOS管M1的栅极和偏置端VG1；第二电阻R2的两端分别接第三NMOS管M3的栅极和偏置端VG2。
所述无源移相器PS由独立控制的第一移相单元180-bit单元、第二移相单元90-bit、第三移相单元45-bit及第四移相单元22.5-bit组成，具体为：
第一移相单元180-bit中，第五电感L1的两端分别接第六NMOS管M6的源极和漏极；第六NMOS管M6的栅极接控制位VC1；第三电容C3的两端分别接第六NMOS管M6的漏极和第五NMOS管M5的漏极；第四电容C4的两端分别接第六NMOS管M6的源极和第五NMOS管M5的漏极；第六电感L2的两端分别接第五NMOS管M5的源极和漏极；第五NMOS管M5的栅极接控制位VC2，源极接地GND；第七电感L3的两端分别接第八NMOS管M8的源极和漏极；第八NMOS管M8的漏极接第六NMOS管M6的源极、栅极接控制位VC1；第五电容C5的两端分别接第八NMOS管M8的漏极和第七NMOS管M7的漏极；第六电容C6的两端分别接第八NMOS管M8的源极和第七NMOS管M7的漏极；第八电感L4的两端分别接第七NMOS管M7的源极和漏极；第七NMOS管M7的栅极接控制位VC2、源极接地GND；
第二移相单元90-bit中，第九电感L5的两端分别接第十NMOS管M10源极和漏极；第十NMOS管M10的栅极接控制位VC3、漏极接第一移相单元180-bit中第八NMOS管M8的源极；第七电容C7的两端分别接第十NMOS管M10的漏极和第九NMOS管M9的漏极；第八电容C8的两端分别接第十NMOS管M10的源极和第九NMOS管M9的漏极；第十电感L6的两端分别接第九NMOS管M9的源极和漏极；第九NMOS管M9的栅极接控制位VC4、源极接地GND；
第三移相单元45-bit中，第十一电感L7的两端分别接第十二NMOS管M12源极和漏极；第十二NMOS管M12的栅极接控制位VC5、漏极接第二移相单元90-bit中第十NMOS管M10的源极；第九电容C9的两端分别接第十二NMOS管M12的漏极和第十一NMOS管M11的漏极；第十电容C10的两端分别接第十二NMOS管M12的源极和第十一NMOS管M11的漏极；第十二电感L8的两端分别接第十一NMOS管M11的源极和漏极；第十一NMOS管M11的栅极接控制位VC6、源极接地GND；
第四移相单元22.5-bit中，第十三电感L9的两端分别接第十四NMOS管M14源极和漏极；第十四NMOS管M14的栅极接控制位VC7、漏极接第三移相单元45-bit中第十二NMOS管M12的源极；第十一电容C11的两端分别接第十四NMOS管M14的漏极和第十三NMOS管M13的漏极；第十二电容C12的两端分别接第十四NMOS管M14的源极和第十三NMOS管M13的漏极；第十四电感L10的两端分别接第十三NMOS管M13的源极和漏极；第十三NMOS管M13的栅极接控制位VC8、源极接第GND。
所述增益补偿放大器AMP具体为：
第十三电容C13的两端分别接第四移相单元22.5-bit中第十四NMOS管M14的源极和第十五电感LG2的一端，第十五电感LG2的另一端接第十五NMOS管M15的栅极；第十五NMOS管M15的源极接地GND、漏极接第十六NMOS管M16的源极；第十六NMOS管M16的栅极接电源VDD；第十六电感LD3的两端分别接电源VDD和第十六NMOS管M16的漏极；第十四电容C14的两端分别接第十六NMOS管M16的漏极和输出端RFOUT ；第三电阻R3的两端分别接第十五NMOS管M15的栅极和偏置端VG3。
本发明的优点在于：
⑴、噪声系数低
后仿真表明，本发明的全集成Ka波段全射频结构相控阵接收前端的噪声系数在整个26-29GHz频段内都小于6dB, 中心频段27.5GHz频率处噪声系数为4.9dB。
⑵、抗干扰能力强
本发明的接收机前端结构采用了四路合成的系统结构，由于四路接收到的信号有固定的相位差，通过每一路单独的接收机自由调节接收信号的相位，在信号合成器输出端口可以接收到某一特定方向的信号，压制旁瓣信号，使得本发明的接收机系统有较好的抗干扰能力。
⑶、功耗低
由于本发明的接收机前端电路中使用了无源移相器，这一电路结构不消耗额外的功率，使得整个电路结构的功耗较低。
⑷、节省版图面积、低成本
由于本发明的所有电路结构采用了单端设计，相比较于差分电路，整个版图面积减小近一半，进而降低生产成本。
附图说明
图1为本发明结构框图；
图2为本发明低噪声放大器LNA电路图；
图3为本发明无源移相器PS电路图；
图4为本发明增益补偿放大器AMP电路图；
图5为本发明实施例结构框图；
图6为本发明实施例接收信号示意图；
图7为接收45度方向信号所得到的归一化信号强度图。
具体实施方式
以下结合附图及实施例对本发明进行详细描述。
实施例
参阅图5，本实施例由四路独立的接收前端链路E1、E2、E3、E4和四路信号合成器E5组成，其中，四路接收前端链路的电路结构完全相同。其四路接收前端链路的输入分别是RFIN1、RFIN2、RFIN3、RFIN4，每一路输出分别为RFOUT1、RFOUT2、RFOUT3、RFOUT4，通过信号合成器最终合成输出信号RFOUT_TOL。每一接收前端链路由低噪声放大器LAN，4比特无源移相器PS和增益补偿放大器APM组成，电路结构采用单端电路设计。
参阅图2，本实施例的低噪声放大器LAN，采用LC负载的两级单端共源共栅结构，通过对MOSFET仿真得到其最佳静态工作点为：放大器第一级的直流偏置设置为0.15mA/μm左右，以降低噪声系数；第二级的直流偏置为0.3mA/μm左右，以增大放大器的增益。第一级电路中第一电感LG1和第二电感LS构成放大器的输入匹配网络。第四电感LD2和第二电容C2作为电路输出端的阻抗匹配网络。
参阅图3，本实施例的4比特无源移相器PS，采用LC开关型结构，其中4个比特分别为22.5度、45度、90度和180度，通过这4个比特相位的任意组合，能够对输入信号进行从0度到360度之间以22.5度为一个间隔的16个状态的移相，可以对各个链路的不同相位信号进行“整形”，使得各个链路的信号到达合成器时已经是相位相同的状态。其中，控制位VC1和VC2的电位相反。控制位VC3和VC4的电位相反。控制位VC5和VC6的电位相反。控制位VC7和VC8的电位相反。4个比特的移相器中，其中180度的移相电路是由两个90度的移相电路串联而成。
参阅图4，本实施例的增益补偿放大器APM，采用单端共源共栅结构，其作用是针对前级无源移相器PS对链路带来的插入损耗对信号增益进行补偿，其设计方法类似于低噪声放大器LAN，通过对MOSFET仿真结果的比较总结, 得出了MOSFET的最佳静态工作点，最大fT所处电流密度约为0.3mA/μm,并以此来确定第十五NMOS管和第十六NMOS管的最优宽度值。第十六电感和第十四电容作为电路的输出匹配网络。
当接收一个频率为30GHz Ka波段的平面波信号，假设信号波面的法线与天线成45度角（θin），相邻接收机天线之间的距离为D，如图6所示，可知信号到达相邻接收机天线之间的距离差（D*sin(θin)）决定了两路接收机接收信号的相位差。当相邻接收机天线之间距离D为5mm时，以第一路接收机相位为0度作为参考，则第二路信号相位落后127度，第三路相位落后255度，第四路相位落后382度。将第一路移相器控制位VC11、VC13、VC15、VC17接高电位，VC12、VC14、VC16、VC18接低电位以保持信号从RFIN1输入到RFOUT1输出相位不变；将第二路移相器控制位VC22、VC25、VC26、VC27接高电位，VC21、VC23、VC24、VC28接低电位，产生一个接近233度的相移，使得信号相位从RFIN2输入到RFOUT2输出后与第一路保持一致；将第三路移相器控制位VC31、VC33、VC34、VC38接高电位，VC32、VC35、VC36、VC37接低电位，产生一个接近105度的相移，使得信号相位从RFIN3输入到RFOUT3输出后与第一路保持一致；将第四路移相器控制位VC42、VC44、VC46、VC48接高电位，VC41、VC43、VC45、VC47接低电位，产生一个接近338度的相移，使得信号相位从RFIN4输入到RFOUT4输出后与第一路保持一致。最终通过合成器合成，在RFOUT_TOL端口得到一个空间信号相位与归一化增益的曲线，如图7所示，45度角对应的信号增益最高，而其他相位的旁瓣信号得到有效衰减。
本实施例所有器件尺寸详见表1。