基于扩频技术的高数据速率突发通信快速捕获方法及装置与流程

本发明属于超短波通信系统技术领域，尤其涉及一种基于扩频技术的高数据速率突发通信快速捕获方法及装置。

背景技术：

超短波信道的频段约为30～300MHz，具有通信距离较远、通信费用低廉、抗毁性强等优点，在军事通信等领域占重要地位。超短波通信主要以空间波视距传输，受地形及建筑物影响较大；而用于空地通信时，受地物影响较小，传播距离更远。扩频通信以其抗噪声、抗衰落、抗干扰、抗多径能力强，且具有信息隐蔽性、低截获概率等优点受到广泛应用。

在航空通信系统中，机载电台或伞包与地面电台高速率的数据交换，使地面电台能够及时获取飞机或伞包的各种状态参数，比如位置、速度、角度等。为了加强机载电台与地面电台通信的保密特性和抗干扰特性，使决策者能够得到准确、未被窃听，未被干扰的空中信息，基于扩频技术和软件方法设计的数字化机载电台超短波通信系统被广泛应用。

为了从接收到的信号中解调出数据信息，基带数字信号处理部分需要通过混频彻底地剥离数字中频信号中包括多普勒在内的载波，并且通过扩频码相关运算再彻底地剥离信号中的扩频码，而剩下的信号便是经BPSK调制的数据信息。

常规的串行二维搜索算法是在时域内对信号的多普勒频移和扩频码相位进行二维串行扫描式搜索。对于频率搜索通常以已知载波频率作为频带搜索开始值，然后左右交替地逐渐对其两边的频带进行搜索，直至最后检测出信号或者搜索完所有频带为止。当在某个频带内搜索信号时，码相位按照从小到大的顺序进行搜索。对于不同频带、不同码相位，复制出不同本地信号与接收信号进行匹配检测。这种频率搜索呈“圣诞树”的顺序有助于提高接收机快速检测到信号的概率，而码相位搜素按“从小到大”的顺序可以尽量避免对多径信号的错误捕获。

设扩频码长度为n₁，码周期为T_C，为了捕获到同步头，传统的串行捕获方案在某个频点上码相位遍历搜索最大时间T₁约为：

T₁＝n₁×T_C

可以看出搜索时间太长根本无法满足超短波突发通信的快速捕获要求。

技术实现要素：

针对上述现有技术的缺点，本发明的目的在于提供一种基于扩频技术的高数据速率突发通信快速捕获方法及装置，将码域、频域二维搜索转变为码域的一维搜索，采用“面积换时间”的策略，能够快速实现基于扩频技术的高数据速率超短波突发通信的捕获，且硬件实现复杂度较低。

为达到上述目的，本发明采用如下技术方案予以实现。

技术方案一：

一种基于扩频技术的高数据速率突发通信快速捕获方法，所述方法包括如下步骤：

步骤1，获取天线接收到的射频模拟信号，对所述射频模拟信号进行滤波和放大，得到放大后的射频模拟信号；

步骤2，获取经基准振荡器倍频产生的正弦波本振信号，将所述正弦波本振信号与所述放大后的射频模拟信号进行混频并滤波，得到中频模拟信号；并将所述中频模拟信号进行A/D采样，得到数字中频信号；所述数字中频信号携带有扩频码信息，所述扩频码信息包含本地扩频码；

步骤3，获取正交两路本地复制载波，所述正交两路本地复制载波包含余弦复制载波和正弦复制载波，所述余弦复制载波与所述数字中频信号相乘得到I路准零频基带信号，所述正弦复制载波与所述数字中频信号相乘得到Q路准零频基带信号；

步骤4，以2倍扩频码速率时钟为累加清零信号分别对所述I路准零频基带信号和Q路准零频基带信号进行累加降采样，得到降采样后的基带信号；所述降采样后的基带信号包含I路准零频降采样基带信号和Q路准零频降采样基带信号；所述2倍扩频码速率时钟由数控振荡器产生；

步骤5，当启动捕获时，在第一个扩频码周期内，以所述2倍扩频码速率时钟分别对本地扩频码和降采样后的基带信号进行采样，得到本地扩频码采样值和降采样后的基带信号采样值，并将本地扩频码采样值按照采样顺序依次从码移位寄存器左侧存入，将降采样后的基带信号采样值按照采样顺序依次从基带数据移位寄存器左侧存入；所述基带数据移位寄存器包括I路基带数据移位寄存器和Q路基带数据移位寄存器；

步骤6，在第二个扩频码周期内，基带数据移位寄存器内降采样后的基带信号采样值以2倍扩频码速率向右滑动，码移位寄存器内本地扩频码采样值固定不滑动；所述基带数据移位寄存器与所述码移位寄存器的存储位置一一对应；对于第二个扩频码周期内的任一个2倍扩频码速率时钟周期，将基带数据移位存储器内降采样后的基带信号采样值与码移位存储器内的本地扩频码采样值进行分组异或累加，根据得到的I、Q两路累加值计算其对应半码片对应的非相干峰值，并记录该半码片的码相位；其中，所述基带数据移位存储器内降采样后的基带信号采样值以2倍扩频码速率向右滑动，从而新的降采样后的基带信号依次存入所述基带数据移位存储器的左边，且丢弃从所述基带数据移位寄存器右边溢出的数据；则第二个扩频码周期结束后得到2*N个半码片的非相干峰值以及各自对应的码相位；其中，N为本地扩频码的长度；

步骤7，获取2*N个半码片的非相干峰值中的最大值、第二大值以及第三大值，并计算2*N个半码片的非相干峰值的平均值；

步骤8，根据所述2*N个半码片的非相干峰值中的最大值、第二大值、第三大值，以及所述2*N个半码片的非相干峰值的平均值，判定是否捕获到高数据速率突发通信信号；

步骤9，若未捕获到高数据速率突发通信信号，则重复执行步骤5至步骤8；

若捕获到高数据速率突发通信信号，则按照最大非相干峰值对应的半码片的码相位对本地扩频码生成器进行相位调节，使得本地扩频码的码相位与降采样后的基带信号采样值的码相位对齐，并在接下来的每个扩频码周期内，计算所述最大非相干峰值对应的半码片所在位置的非相干峰值，对所述高数据速率突发通信信号进行跟踪。

本发明技术方案一的特点和进一步的改进为：

(1)若扩频之前的数据码速率为f，扩频码长度为n，则扩频之后的扩频码速率f_code＝n*f，2倍扩频码速率为2*n*f，一个扩频码周期为1/f，一个扩频码片宽度为1/(n*f)，半码片宽度为1/(2*n*f)；

设置基带数据移位寄存器和码移位寄存器为包含2*n个存储单元的移位寄存器；*表示乘号；

在一个2倍扩频码速率周期内包含f_clk/(2*_fcode)个采样时钟周期，其中，f_clk为A/D采样频率。

(2)步骤6具体包括如下子步骤：

(6a)将所述基带数据移位寄存器内存储的降采样后的基带信号采样值依次向右移动一位，从基带数据移位寄存器右侧移出的一位数据丢弃，且从所述基带数据移位寄存器左侧输入一位新的采样数据；

(6b)将所述基带数据移位寄存器内存储的降采样后的基带信号采样值和所述码移位寄存器内存储的本地扩频码采样值依次分为(2*n+2)/2^M段存储数据，每段存储数据包含2^M个采样值，其中M满足2^M＜f_clk/(2*f_code)＜2^M+1；其中存储数据的段数等于累加器的个数，每段存储数据包含的采样值个数相当于每个累加器需要累加的次数；

(6c)在一个2倍扩频码速率周期内的第一个采样时钟周期，对于第i个累加器，所述基带数据移位寄存器的第2^M*(i-1)+1个存储数据与码移位寄存器的第2^M*(i-1)+1个存储数据进行异或运算，将得到(2*n+2)/2^M个累加器的第一个采样时钟累加值，其中i＝1，2，…，(2*n+2)/2^M；

在该2倍扩频码速率周期内的下一个采样时钟周期内，对于第i个累加器，所述基带数据移位寄存器第2^M*(i-1)+2个存储数据与码移位寄存器的第2^M*(i-1)+2个存储数据进行异或运算，将得到的结果分别与各累加器第一个采样时钟周期的累加值累加得到这一时钟的累加值；

直到完成第2^M个采样时钟周期，基带数据移位寄存器的第2^M*(i-1)+2^M个存储数据和所述码移位寄存器对应的第2^M*(i-1)+2^M个存储数据的异或累加运算；

经2^M个采样时钟周期后，第一个累加器完成1～2^M个采样数据的累加，第二个累加器完成2^M+1～2^M*2个采样数据的累加，第(2*n+2)/2^M个累加器完成2^M*((2*n+2)/2^M-1)+1～(2*n+2)个采样数据的累加；其中i＝1，2，…，(2*n+2)/2^M；

(6d)将得到的(2*n+2)/2^M个累加器的I、Q两路累加值分别求和，得到I、Q两路求和结果，对所述求和结果求模值，并将该模值作为该半码片的非相关峰值，并记录该半码片对应的码相位。

(3)步骤8中，

若最大值＞(第二大值/2+第三大值)，且最大值＞2.5*平均值，则判定捕获到高数据速率突发通信信号，否则，未捕获到高数据速率突发通信信号，*表示乘号。

技术方案二：

一种基于扩频技术的高数据速率突发通信快速捕获装置，所述装置应用于如技术方案一所述的所述基于扩频技术的高数据速率突发通信快速捕获方法，所述装置包括：射频模块、本地载波产生模块、下变频模块、降采样模块、本地扩频码产生模块、分组相关累加模块以及判决模块；

所述射频模块的输出端与所述下变频模块的第一输入端连接，所述本地载波产生模块的输出端与所述下变频模块的第二输入端连接，所述下变频模块的输出端与所述降采样模块的输入端连接，所述降采样模块的输出端与所述分组相关累加模块的第一输入端连接，所述本地扩频码产生模块的输出端与所述分组相关累加模块的第二输入端连接，所述分组相关累加模块的输出端与所述判决模块的输入端连接。

本发明技术方案二的特点和进一步的改进为：

(1)所述射频模块包含前置放大器，下变频器，A/D转换器，基准振荡器，频率合成器；

天线输出端与所述前置放大器的输入端连接，所述前置放大器的输出端与所述下变频器的第一输入端连接，所述基准振荡器的输出端与所述频率合成器的输入端连接，所述频率合成器的输出端与所述下变频器的第二输入端连接，所述下变频器的输出端与所述A/D转换器的输入端连接，所述A/D转换器的输出端与所述下变频模块的第一输入端连接。

(2)所述前置放大器用于对从天线接收到的射频模拟信号进行放大；

所述基准振荡器和所述频率合成器用于产生正弦波本振信号；

所述下变频器用于根据所述正弦波本振信号对放大后的射频模拟信号进行混频，得到中频模拟信号；

所述A/D转换器用于对所述中频模拟信号进行模数转换，得到数字中频信号。

本发明的有益效果为：(1)快速捕获实现方法是一维码相位顺序串行搜索，理论上一个码周期即可估计出码相位，硬件实现简单，且捕获时间较短；(2)快速捕获实现方法步骤层次清晰，FPGA硬件实现复杂度低且资源消耗较少、利用率高；(3)快速捕获实现方法采用模块化设计，具有步骤层次比较清晰、结构比较简单、不限制码速与码长、实现比较容易、通用性较强等特点，并且软件具有很好的可维修性和可测试性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种基于扩频技术的高数据速率突发通信快速捕获方法的流程示意图；

图2为本发明实施例提供的一种基于扩频技术的高数据速率突发通信快速捕获装置的结构示意图；

图3为射频模块的结构示意图；

图4为载波数控振荡器的结构示意图；

图5为基带降采样数据与扩频码异或累加结构示意图；

图6为分组累加器累加过程示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供一种基于扩频技术的高数据速率突发通信快速捕获方法，如图1所示，所述方法包括如下步骤：

步骤1，获取天线接收到的射频模拟信号，对所述射频模拟信号进行滤波和放大，得到放大后的射频模拟信号。

步骤2，获取经基准振荡器倍频产生的正弦波本振信号，将所述正弦波本振信号与所述放大后的射频模拟信号进行混频并滤波，得到中频模拟信号；并将所述中频模拟信号进行A/D采样，得到数字中频信号；所述数字中频信号携带有扩频码信息。

步骤3，获取正交两路本地复制载波，所述正交两路本地复制载波包含余弦复制载波和正弦复制载波，所述余弦复制载波与所述数字中频信号相乘得到I路准零频基带信号，所述正弦复制载波与所述数字中频信号相乘得到Q路准零频基带信号。

具体的，本地复制载波在采样频率f_clk的驱动下，相位累加器对频率控制字进行线性累加，得到的相位码对波形存储器(ROM)寻址，使之输出相应的幅度。

步骤4，以2倍扩频码速率时钟为累加清零信号分别对所述I路准零频基带信号和Q路准零频基带信号进行累加降采样，得到降采样后的基带信号；所述降采样后的基带信号包含I路准零频降采样基带信号和Q路准零频降采样基带信号；所述2倍扩频码速率时钟由数控振荡器产生。

具体的，累加清零信号由采样频率f_clk驱动数控振荡器(NCO)直接生成，频率为2倍扩频码速率f_code。

需要说明的是，若扩频之前的数据码速率为f，扩频码长度为n，则扩频之后的扩频码速率f_code＝n*f，2倍扩频码速率为2*n*f，一个扩频码周期为1/f，一个扩频码片宽度为1/(n*f)，半码片宽度为1/(2*n*f)；

设置基带数据移位寄存器和码移位寄存器为包含2*n个存储单元的移位寄存器；*表示乘号；

在一个2倍扩频码速率周期内包含f_clk/(2*_fcode)个采样时钟周期，其中，f_clk为A/D采样频率。

步骤5，当启动捕获时，在第一个扩频码周期内，以所述2倍扩频码速率时钟分别对本地扩频码和降采样后的基带信号进行采样，得到本地扩频码采样值和降采样后的基带信号采样值，并将本地扩频码采样值按照采样顺序依次从码移位寄存器左侧存入，将降采样后的基带信号采样值按照采样顺序依次从基带数据移位寄存器左侧存入；所述基带数据移位寄存器包括I路基带数据移位寄存器和Q路基带数据移位寄存器。

步骤6，在第二个扩频码周期内，基带数据移位寄存器内降采样后的基带信号采样值以2倍扩频码速率向右滑动，码移位寄存器内本地扩频码采样值固定不滑动；所述基带数据移位寄存器与所述码移位寄存器的存储位置一一对应；对于第二个扩频码周期内的任一个2倍扩频码速率时钟周期，将基带数据移位存储器内降采样后的基带信号采样值与码移位存储器内的本地扩频码采样值进行分组异或累加，根据得到的I、Q两路累加值计算该半码片对应的非相干峰值，并记录该半码片对应的码相位；其中，所述基带数据移位存储器内降采样后的基带信号采样值以2倍扩频码速率向右滑动，从而新的降采样后的基带信号依次存入所述基带数据移位存储器的左边，且丢弃从所述基带数据移位寄存器右边溢出的数据；则第二个扩频码周期结束后得到2*N个半码片的非相干峰值以及各自对应的码相位；其中，N为本地扩频码的长度。

步骤6具体包括如下子步骤：

(6a)将所述基带数据移位寄存器内存储的降采样后的基带信号采样值依次向右移动一位，从基带数据移位寄存器右侧移出的一位数据丢弃，且从所述基带数据移位寄存器左侧输入一位新的采样数据；

(6b)将所述基带数据移位寄存器内存储的降采样后的基带信号采样值和所述码移位寄存器内存储的本地扩频码采样值依次分为(2*n+2)/2^M段存储数据，每段存储数据包含2^M个采样值，其中M满足2^M＜f_clk/(2*f_code)＜2^M+1；其中存储数据的段数等于累加器的个数，每段存储数据包含的采样值个数相当于每个累加器需要累加的次数；

(6c)在一个2倍扩频码速率周期内的第一个采样时钟周期，对于第i个累加器，所述基带数据移位寄存器的第2^M*(i-1)+1个存储数据与码移位寄存器的第2^M*(i-1)+1个存储数据进行异或运算，将得到(2*n+2)/2^M个累加器的第一个采样时钟累加值，其中i＝1，2，…，(2*n+2)/2^M；

在该2倍扩频码速率周期内的下一个采样时钟周期内，对于第i个累加器，所述基带数据移位寄存器第2^M*(i-1)+2个存储数据与码移位寄存器的第2^M*(i-1)+2个存储数据进行异或运算，将得到的结果分别与各累加器第一个采样时钟周期的累加值累加得到这一时钟的累加值；

直到完成第2^M个采样时钟周期，基带数据移位寄存器的第2^M*(i-1)+2^M个存储数据和所述码移位寄存器对应的第2^M*(i-1)+2^M个存储数据的异或累加运算；

经2^M个采样时钟周期后，第一个累加器完成1～2^M个采样数据的累加，第二个累加器完成2^M+1～2^M*2个采样数据的累加，第(2*n+2)/2^M个累加器完成2^M*((2*n+2)/2^M-1)+1～(2*n+2)个采样数据的累加；其中i＝1，2，…，(2*n+2)/2^M；

(6d)将得到的(2*n+2)/2^M个累加器的I、Q两路累加值分别求和，得到I、Q两路求和结果，对所述求和结果求模值，并将该模值作为该半码片的非相关峰值，并记录该半码片对应的码相位。

步骤7，获取2*N个半码片的非相干峰值中的最大值、第二大值以及第三大值，并计算2*N个半码片的非相干峰值的平均值。

步骤8，根据所述2*N个半码片的非相干峰值中的最大值、第二大值、第三大值，以及所述2*N个半码片的非相干峰值的平均值，判定是否捕获到高数据速率突发通信信号。

具体的，若最大值＞(第二大值/2+第三大值)，且最大值＞2.5*平均值，则判定捕获到高数据速率突发通信信号，否则，未捕获到高数据速率突发通信信号，*表示乘号。

步骤9，若未捕获到高数据速率突发通信信号，则重复执行步骤5至步骤8；若捕获到高数据速率突发通信信号，则按照最大非相干峰值对应的半码片的码相位对本地扩频码生成器进行相位调节，使得本地扩频码的码相位与降采样后的基带信号采样值的码相位对齐，并在接下来的每个扩频码周期内，计算所述最大非相干峰值对应的半码片所在位置的非相干峰值，对所述高数据速率突发通信信号进行跟踪。

本发明实施例还提供一种基于扩频技术的高数据速率突发通信快速捕获装置，所述装置应用于上述实施例所述的所述基于扩频技术的高数据速率突发通信快速捕获方法，如图2所示，所述装置包括：射频模块、本地载波产生模块、下变频模块、降采样模块、本地扩频码产生模块、分组相关累加模块以及判决模块；

所述射频模块的输出端与所述下变频模块的第一输入端连接，所述本地载波产生模块的输出端与所述下变频模块的第二输入端连接，所述下变频模块的输出端与所述降采样模块的输入端连接，所述降采样模块的输出端与所述分组相关累加模块的第一输入端连接，所述本地扩频码产生模块的输出端与所述分组相关累加模块的第二输入端连接，所述分组相关累加模块的输出端与所述判决模块的输入端连接。

进一步的，如图3所示，所述射频模块包含前置放大器，下变频器，A/D转换器，基准振荡器，频率合成器；

天线输出端与所述前置放大器的输入端连接，所述前置放大器的输出端与所述下变频器的第一输入端连接，所述基准振荡器的输出端与所述频率合成器的输入端连接，所述频率合成器的输出端与所述下变频器的第二输入端连接，所述下变频器的输出端与所述A/D转换器的输入端连接，所述A/D转换器的输出端与所述下变频模块的第一输入端连接。

具体的，所述前置放大器用于对从天线接收到的射频模拟信号进行放大；

所述基准振荡器和所述频率合成器用于产生正弦波本振信号；

所述下变频器用于根据所述正弦波本振信号对放大后的射频模拟信号进行混频，得到中频模拟信号；

所述A/D转换器用于对所述中频模拟信号进行模数转换，得到数字中频信号。

示例性的，为了更加清楚的描述本发明实施例所述的技术方案，作如下定义：时钟(A/D采样频率)f_clk为50.4MHz，中频信号的载波频率f_c为10.7MHz；扩频码为m序列，长度n为63；扩频之前的信息数据码速率f为15.36kbps；扩频码速率f_code＝n*f，2倍扩频码速率为1.93536Mbps。

示例性的，射频(RF)模块将天线接收到的射频模拟信号经前置滤波器和前置放大器的滤波放大后，再与本机振荡器产生的正弦波本振信号进行混频而下变频成中频(IF)信号，最后经模数(A/D)转换器将中频信号转变为离散时间的数字中频信号；

示例性的，如图4所示，本地载波产生模块在时钟f_clk为50.4MHz的驱动下，相位累加器对频率控制字M₁(M₁＝f_c*2^N/f_clk，N＝32)进行线性累加，得到的相位码对波形存储器(ROM)寻址，使之输出相应的幅度，即可产生f_c为10.7MHz本地正弦、余弦载波。

下变频模块采用乘法器核完成，在核生成过程中可以设置输出比特位数，即包含自适应量化位数转换功能。

降采样模块采用传统的累加降采样方法实现，累加清零信号由50.4MHz时钟驱动NCO直接生成频率为2倍扩频码速率的信号。50.4MHz的下变频采样数据在累加清零信号的控制下进行I、Q两路26点与27点混合不等距累加，从而完成I、Q两路降采样信号的准确生成。

示例性的，如图5所示，在捕获开始的第一个扩频码周期内，以2倍扩频码速率为时钟分别将I、Q两路降采样基带信号数据输入到126位基带数据移位寄存器M₁的最左端，码移位寄存器M₂内存入对应的126个扩频码半码片；在第二个扩频码周期内，I、Q两路降采样基带信号数据均以2倍扩频码速率滑动，本地扩频码相位固定不滑动，即在第一个2倍扩频码速率时钟周期内，I、Q两路降采样基带信号数据首先分别输入到基带数据126位移位寄存器M₁的最左端，同时移位寄存器M₁与M₂对应存储单元中的值进行分组异或累加运算，示例性的，如图5所示分组进行并行模二加运算，并把分组加运算相关结果输入到多输入累加器内累加，求得第一个半码片相位非相干峰值，并把这个峰值作为第一大值；在第二个2倍扩频码速率时钟周期内，先将移位寄存器M₁各寄存单元中数值右移一位，然后将输入信号存储到M₁寄存器最左端的寄存单元内，接着再次对移位寄存器M₁与M₂对应存储单元中值进行如图5所示分组并行模二加运算，并把分组加运算相关结果输入到多输入累加器内累加，求得第二个半码片相位非相干峰值，并与第一个半码片非相干峰值比较得到第一大值、第二大值；重复第二个时钟周期的运行过程，直到完成所有码相位非相干峰值比较，并锁存最大值、第二大值、第三大值及其所在码相位，并求得所有码相位非相干峰值平均值，从而判定信号是否捕获成功。若捕获成功，根据半码片偏移调节本地码生成器并进入跟踪阶段。若没有成功，则继续进行信号捕获。

参照图6，因为一个2倍扩频码速率周期内至少有26个时钟周期可以利用，所以对于126个采样数据累加，在尽可能利用较少的硬件资源又能保障在一个2倍扩频码速率时间内完成一个半码片相位的I、Q两路降采样数据与采样扩频码的分组异或累加计算并求得非相干峰值，本发明实施例采用8个累加器(8段)，用16个时钟完成126个采样数据累加。

为了便于FPGA程序实现，在第1个时钟第1、17、33、49、65、81、97、113个I、Q两路降采样基带信号数据分别与扩频码采样信号的同位置码进行异或累加到8个累加器，在第2个时钟第2、18、34、50、66、82、98、114个I、Q两路降采样基带信号数据分别与扩频码采样信号的同位置码进行异或累加到8个累加器，同理在第16个时钟16、32、48、64、80、96、112、128个I、Q两路降采样基带信号数据分别与扩频码采样信号的同位置码进行异或累加到8个累加器。此时累加器1累加了1～16个采样数据的异或累加值，累加器2累加了17～32个采样数据的异或累加值，依次类推，累加器8累加了113～128个采样数据的异或累加值。在第17个时钟分别将8个累加器的I、Q两路降采样基带信号数据与相应的扩频码采样数据加运算相关结果输入到多输入累加器内累加，在第18个时钟就可以得到此半码片相位的I、Q两路模二累加和，在第19个时钟将I、Q两路模二累加和分别取绝对值，在第20个时钟就可以求得此半码片相位的非相干峰值，第21个时钟进行非相干峰值比较并进行非相干峰值累加。在下一个2倍扩频码速率时钟到来时，重复进行以上步骤，直到完成126个半码片相位的非相干峰值比较，得出并锁存最大值、第二大值、第三大值及其所在码相位，并求得所有码相位非相干峰值平均值，从而判定信号是否捕获成功。若捕获成功，根据半码片偏移调节本地码生成器并进入跟踪阶段；若没有成功，重复以上步骤进行捕获。

在本发明实施例中，本地正弦载波和余弦载波的复制工作都是通过数控振荡器(NCO)输出一个阶梯性的信号，然后是正弦和余弦函数查询表分别将阶梯形信号转换成数字式正弦和余弦载波复制信号；同理2倍扩频码速率信号也是用NCO的输出处理来完成的，即载波NCO和码NCO均可由频率控制字来调节实现，两者的区别在于载波NCO输出的是单频正弦信号，而码NCO产生的是累加降采样时钟信号，也即2倍扩频码码速率时钟信号。

在本发明实施例中，降采样模块采用传统的累加降采样方法实现。降采样模块的引入不但使捕获模块硬件资源(矢量存储、乘法器、加法器等)消耗得到了很大的改善，而且很大程度上缓解了捕获算法运算上的压力，为快速捕获硬件实现变为可能。

在本发明实施例中，快捕算法其本质是一维码相位顺序串行搜索，实际工程实现上两个码周期即可估计出码相位，捕获时间非常小，非常适合高数据速率突发数据通信捕获。

在本发明实施例中，基于“面积换时间”的设计思想，将尽可能牺牲较少的硬件资源来减少捕获时间，达到时间与资源兼顾。

在本发明实施例中，矢量存储资源和对半码片相位的异或累加加法器能够重复使用，硬件资源利用率高。

本发明的有益效果为：(1)快速捕获实现方法是一维码相位顺序串行搜索，理论上一个码周期即可估计出码相位，硬件实现简单，且捕获时间较短；(2)快速捕获实现方法步骤层次清晰，FPGA硬件实现复杂度低且资源消耗较少、利用率高；(3)快速捕获实现方法采用模块化设计，具有步骤层次比较清晰、结构比较简单、不限制码速与码长、实现比较容易、通用性较强等特点，并且软件具有很好的可维修性和可测试性。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。