本申请实施例涉及通信领域，并且更具体地，涉及一种传输低密度奇偶校验码的方法及其设备。
背景技术：
：传输低密度奇偶校验(英文：Low-densityParity-check，简写：LDPC)码最初由Gallager于1962年提出，但由于当时硬件水平的限制，其优异性能未能得到体现，这导致LDPC码在随后的很长一段时间内被人们忽视。随着计算机能力的增强和迭代译码理论的出现，1996年，Mackay和Neal等人对LDPC码重新进行了研究，证明了LDPC码在采用基于置信传播BP(Beliefpropagation)的迭代译码算法下具有逼近香农极限的良好性能，从此LDPC码引起了人们的广泛关注，大量的研究随之展开。LDPC码性能优异，在大块长以及高码率场景下性能优于Turbo码，且具有较低的错误平层；译码复杂度低，译码结构适合并行，易于实现高速译码。基于以上优点，LDPC码取得了广泛的应用。因此，亟需一种传输LDPC码的方法，能够有效的平衡通信系统的性能和设备功耗。技术实现要素：本申请实施例提供一种传输LDPC码的方法，能够有效的平衡通信系统的性能和设备功耗。第一方面，提供一种传输低密度奇偶校验LDPC码的方法，包括：获取待发送的第一比特序列的码率和所述第一比特序列采用的调制方式；根据所述第一比特序列的码率和所述第一比特序列采用的调制方式，进行编码后处理，得到第二比特序列，所述编码后处理包括打孔处理和交织处理中的至少一种；发送所述第二比特序列。第一比特序列指的是经过LDPC编码器编码得到的比特序列，第一比特序列采用的调制方式可以为下列中的任意一种：二进制相移键控(英文：BinaryPhaseShiftKeying，简写：BPSK)、二进制正交幅度调制(英文：4QuadratureAmplitudeModulation，简写：4QAM)，16QAM，64QAM，256QAM等。因此，根据比特序列的码率大小和调制方式，选择对第一比特序列进行打孔处理，或者对第一比特序列进行交织处理，有利于平衡通信系统的性能和设备功耗。结合第一方面，在第一方面的第一种可能的实现方式，所述根据所述第一比特序列采用的调制方式，对所述第一比特序列进行编码后处理，得到第二比特序列，包括：若所述第一比特序列采用的调制方式为高阶调制方式，且所述第一比特序列的码率小于预设阈值，对所述第一比特序列进行交织处理，得到第二比特序列；或若所述第一比特序列采用的调制方式为高阶调制方式，且所述第一比特序列的码率大于或者等于预设阈值，对所述第一比特序列进行打孔处理，得到第二比特序列；或若所述第一比特序列采用的调制方式为低阶调制方式，对所述待发送比特序列进行打孔处理，得到第二比特序列。应理解，码率的预设阈值为经验值，例如可以为2/3或等，在第一比特序列采用高阶调制方式且码率小于预设阈值时，对第一比特序列进行交织处理，可以提升系统的通信性能；在第一比特序列为高阶调制方式且码率不小于预设阈值时，对第一比特序列进行打孔处理，此时能够获得一定的正增益；当第一比特序列为低阶调制方式时，对第一比特序列进行打孔处理，此时也能够获得一定的正增益。因此，本申请实施例在LDPC码采用高阶调制并且码率满足一定阈值时，进行交织处理而不进行打孔处理，能够提升系统的通信性能，避免进行打孔处理带来的负增益；而在LDPC码采用高阶调制但码率不满足阈值条件时，或者LDPC码采用低阶调制时，进行打孔处理而不进行交织处理，能够实现一定的正增益，并且避免了进行交织处理引入的额外处理时延和设备功耗的浪费。结合第一方面及其上述实现方式，在第一方面的第二种可能的实现方式中，所述当所述第一比特序列采用的调制方式为低阶调制方式时，对所述待发送比特序列进行打孔处理，得到第二比特序列，包括：对所述第一比特序列中的目标比特集合进行打孔处理，所述目标比特集合与所述第一比特序列的校验矩阵中列重最重的n列对应，其中n为正整数。结合第一方面及其上述实现方式，在第一方面的第三种可能的实现方式中，所述高阶调制方式为正交振幅调制16QAM或更比16QAM更高阶的调制方式；所述低阶调制方式为比16QAM更低阶采用的调制方式。结合第一方面及其上述实现方式，在第一方面的第三种可能的实现方式中，码率的所述预设阈值为2/3。第二方面，提供一种传输低密度奇偶校验LDPC码的方法，包括：接收第一比特序列，其中，所述第一比特序列为进行编码后处理得到的比特序列，所述编码后处理包括打孔处理和交织处理中的至少一种；根据所述第一比特序列的码率和所述第一比特序列采用的调制方式，进行解码处理，得到第二比特序列。应理解，第二方面实施例中描述的第一比特序列指的是经过信道源接收到的比特集合。因此，根据比特序列的码率大小和调制方式，选择对第一比特序列进行解码处理，有利于平衡通信系统的性能和设备功耗。结合第二方面，在第二方面的第一种可能的实现方式中，所述根据所述第一比特序列的码率和所述第一比特序列采用的调制方式，进行解码处理，得到第二比特序列，包括：若所述第一比特序列采用的调制方式为高阶调制方式，且所述第一比特序列的码率小于预设阈值，对所述第一比特序列进行交织处理，得到第二比特序列；或若所述第一比特序列采用的调制方式为高阶调制方式，且所述第一比特序列的码率大于或者等于预设阈值，对所述第一比特序列进行打孔处理，得到第二比特序列；或若所述第一比特序列采用的调制方式为低阶调制方式，对所述待发送比特序列进行打孔处理，得到第二比特序列。结合第二方面及其上述实现方式，在第二方面的第二种可能的实现方式中，所述高阶调制方式为正交振幅调制16QAM或更比16QAM更高阶的调制方式；所述低阶调制方式为比16QAM更低阶采用的调制方式。结合第二方面及其上述实现方式，在第二方面的第三种可能的实现方式中，所述码率的预设阈值为2/3。第三方面，提供了另一种网络设备，用于执行上述第一方面或第一方面的任意可能的实现方式中的方法。具体地，该网络设备包括用于执行上述第一方面或第一方面的任意可能的实现方式中的方法的单元。第四方面，提供了另一种网络设备，用于执行上述第二方面或第二方面的任意可能的实现方式中的方法。具体地，该网络设备包括用于执行上述第二方面或第二方面的任意可能的实现方式中的方法的单元。第五方面，提供了一种网络设备，该网络设备包括：收发器、存储器、处理器和总线系统。其中，该收发器、该存储器和该处理器通过该总线系统相连，该存储器用于存储指令，该处理器用于执行该存储器存储的指令，以控制收发器接收和/或发送信号，并且当该处理器执行该存储器存储的指令时，该执行使得该处理器执行第一方面或第一方面的任意可能的实现方式中的方法。第六方面，提供了一种网络设备，该网络设备包括：收发器、存储器、处理器和总线系统。其中，该收发器、该存储器和该处理器通过该总线系统相连，该存储器用于存储指令，该处理器用于执行该存储器存储的指令，以控制收发器接收信号和/或发送信号，并且当该处理器执行该存储器存储的指令时，该执行使得该处理器执行第二方面或第二方面的任意可能的实现方式中的方法。第七方面，提供了一种计算机可读介质，用于存储计算机程序，该计算机程序包括用于执行第一方面或第一方面的任意可能的实现方式中的方法的指令。第八方面，提供了一种计算机可读介质，用于存储计算机程序，该计算机程序包括用于执行第二方面或第二方面的任意可能的实现方式中的方法的指令。附图说明图1是本申请一个实施例的方法的示意性流程图。图2示出了本申请一个实施例的方法的示意图。图3示出了本申请一个实施例的LDPC码的校验矩阵的打孔结构示意图。图4示出了本申请另一实施例的传输LDPC码的方法的示意性流程图。图5A和图5B示出了本申请一个实施例的方法的性能增益的示意图。图6示出了本申请另一个实施例的方法的性能增益的示意图。图7示出了本申请一个实施例的网络设备700的示意性框图。图8示出了本申请一个实施例的网络设备800的示意性框图。图9是本申请另一实施例的装置900的示意性结构框图。图10是本申请另一实施例的装置1000的示意性结构框图。具体实施方式图1是本申请一个实施例的方法的示意性流程图。如图1所示，该方法100的执行主体为发送端的网络设备，可以应用于基站、终端、无线保真(Wireless-Fidelity，Wi-Fi)技术的接入点(AccessPoint，AP)，Wi-Fi技术的终端，中继节点(RelayNode)等设备的编码过程中，但本申请实施例不限于以上通信设备。其中，基站可以是用于与终端设备进行通信的网络设备，例如，可以是GSM系统或CDMA中的基站(BaseTransceiverStation，BTS)，也可以是WCDMA系统中的基站(NodeB，NB)，还可以是LTE系统中的演进型基站(EvolutionalNodeB，eNB或eNodeB)，或者该基站可以为中继站、接入点、车载设备、可穿戴设备以及未来5G网络中的网络侧设备等。终端可以经无线接入网(RadioAccessNetwork，RAN)与一个或多个核心网进行通信，终端可以指用户设备(UserEquipment，UE)、接入终端、用户单元、用户站、移动站、移动台、远方站、远程终端、移动设备、用户终端、无线通信设备、用户代理或用户装置。接入终端可以是蜂窝电话、无绳电话、会话启动协议(SessionInitiationProtocol，SIP)电话、无线本地环路(WirelessLocalLoop，WLL)站、个人数字处理(PersonalDigitalAssistant，PDA)、具有无线通信功能的手持设备、计算设备或连接到无线调制解调器的其它处理设备、车载设备、可穿戴设备，未来5G网络中的终端设备等。方法100包括：步骤110，获取待发送的第一比特序列的码率和第一比特序列采用的调制方式。步骤120，根据第一比特序列的码率和第一比特序列采用的调制方式，进行编码后处理，得到第二比特序列，编码后处理包括打孔处理和交织处理中的至少一种。步骤130，发送第二比特序列。具体地，在步骤110中，第一比特序列指的是经过LDPC编码器编码得到的比特序列，第一比特序列采用的调制方式可以为下列中的任意一种：二进制相移键控(英文：BinaryPhaseShiftKeying，简写：BPSK)、二进制正交幅度调制(英文：4QuadratureAmplitudeModulation，简写：4QAM)，16QAM，64QAM，256QAM等。具体地，在LDPC信道编码中，K符号大小的数据块通过编码映射为N符号大小的码字K/N为码率，例如，码率可以为8/9，5/6、3/4、2/3、1/3、1/5等。应理解，发送端可以通过通信环境、查调制与编码策略(英文：ModulationandCodingScheme，简写：MCS)表等方式，获取待发送的第一比特序列的码率和第一比特序列采用的调制方式。具体地，步骤120中，根据第一比特序列的码率大小和第一比特序列采用的调制方式，选择采用打孔处理或者是交织处理，得到第二比特序列。因此，根据比特序列的码率大小和调制方式，选择对第一比特序列进行打孔处理，或者对第一比特序列进行交织处理，有利于平衡通信系统的性能和设备功耗。可选地，作为本申请一个实施例，所述根据所述第一比特序列采用的调制方式，对所述第一比特序列进行编码后处理，得到第二比特序列，包括：若所述第一比特序列采用的调制方式为高阶调制方式，且所述第一比特序列的码率小于预设阈值，对所述第一比特序列进行交织处理，得到第二比特序列；或若所述第一比特序列采用的调制方式为高阶调制方式，且所述第一比特序列的码率大于或者等于预设阈值，对所述第一比特序列进行打孔处理，得到第二比特序列；或若所述第一比特序列采用的调制方式为低阶调制方式，对所述待发送比特序列进行打孔处理，得到第二比特序列。应理解，高阶调制方式可以是约定的一些调制方式，在一些情况下，可以定义高阶调制为64QAM或比64QAM更高阶的调制方式，那么低阶调制方式可以为64QAM或比64QAM更低阶的调制方式；在另一些情况下，高阶调制方式为正交振幅调制16QAM或更比16QAM更高阶的调制方式；低阶调制方式为比16QAM更低阶采用的调制方式，本申请实施例不限于此。还应理解，如果调制方式一调制后一个符号携带的比特数目比调制方式二调制后携带的比特数目多，那么调制方式一就是比调制方式二更高阶的调制方式，反之，则调制方式一则是比调制方式二更低阶的调制方式。应理解，码率的预设阈值为经验值，例如可以为2/3或等，在第一比特序列采用高阶调制方式且码率小于预设阈值时，对第一比特序列进行交织处理，可以提升系统的通信性能；在第一比特序列为高阶调制方式且码率不小于预设阈值时，对第一比特序列进行打孔处理，此时能够获得一定的正增益；当第一比特序列为低阶调制方式时，对第一比特序列进行打孔处理，此时也能够获得一定的正增益。应理解，交织器根据具体的调制形式和校验矩阵的结构进行优化，可以使得系统在高阶调制时获得更好的增益。图2示出了本申请一个实施例的方法的示意图。如图2所述，图中依次示出了编码器、打孔模块、交织模块、调制器、信道、解调器、解交织模块和解码器，其中，选择器203、打孔模块、选择器205和交织模块组成了发送端201，解交织模块和选择器207组成了接收端202。具体地，经过编码器后输出的第一比特序列如果采用高阶调制但码率不满足阈值条件时，或者LDPC码采用低阶调制时，则进入打孔模块进行打孔处理而不进行交织处理，也就是说，发送端201确定第一比特序列需要送入打孔模块进行打孔处理时，会将第一比特序列通过选择器203选择进行打孔模块进行打孔处理得到第二比特序列，送入选择器205，选择器205将第二比特序列经通路206发送到调制器。否则，选择器203将第一比特序列经过通路204送入选择器205，此时如果确定第一比特序列需要送入交织模块进行交织处理时，选择器205将会把第一比特序列送入交织模块得到第二比特序列，进一步将经过交织模块得到的第二比特序列送入调制器中。因此，本申请实施例在LDPC码采用高阶调制并且码率满足一定阈值时，进行交织处理而不进行打孔处理，能够提升系统的通信性能，避免进行打孔处理带来的负增益；而在LDPC码采用高阶调制但码率不满足阈值条件时，或者LDPC码采用低阶调制时，进行打孔处理而不进行交织处理，能够实现一定的正增益，并且避免了进行交织处理引入的额外处理时延和设备功耗的浪费。可选地，作为本申请一个实施例，所述当所述第一比特序列采用的调制方式为低阶调制方式时，对所述待发送比特序列进行打孔处理，得到第二比特序列，包括：对所述第一比特序列中的目标比特集合进行打孔处理，所述目标比特集合与所述第一比特序列的校验矩阵中列重最重的n列对应，其中n为正整数。例如，n可以为1或2，也就是说，对于第一比特序列的校验矩阵中列重最重的第一列或第二列对应的比特集合进行打孔处理，如图3所示，图3示出了本申请一个实施例的LDPC码的校验矩阵的打孔结构示意图。在图3中，该矩形方框表示是第一比特序列对应的校验矩阵，黑色部分代表的是列重最重的n列，白色部分代表的是列重较低的部分，那么列重最重的n列对应的比特集合就是需要打孔的比特集合，也就是第一比特序列中的目标比特集合。进行打孔处理时，就对这部分比特进行打孔处理。因此，在低阶调制时，将对应的校验矩阵中列重最重的n列对应的比特进行打孔处理，而在高阶调制时，将对应校验矩阵中最重的一些列的比特保留下来的编码增益更大，同时交织器可以获得较为明显的性能提升，因此可以用一些处理时延和功耗来换取更多的性能增益。可选地，作为本申请一个实施例，码率的预设阈值为2/3。当第一比特序列采用的调制方式为高阶调制，且码率小于2/3时，对第一比特进行交织处理，能够获得更大的编码增益。图4示出了本申请另一实施例的传输LDPC码的方法的示意性流程图。该方法的执行主体为接收端的网络设备，例如基站或终端设备。如图4所示，该方法包括：步骤410，接收第一比特序列，其中，第一比特序列为进行编码后处理得到的比特序列，编码后处理包括打孔处理和交织处理中的至少一种；步骤420，根据第一比特序列的码率和第一比特序列采用的调制方式，进行解码处理，得到第二比特序列。应理解，图4实施例中描述的第一比特序列指的是在发送侧经过编码后处理经过信道源接收到的比特集合，该编码后处理可以是如图1或图2描述的打孔处理或交织处理中的至少一种，为简洁起见，在此不再赘述。具体地，如果根据第一比特序列采用的调制方式和码率，确定第一比特序列为经过交织处理后得到的比特序列，那么步骤420的解码处理包括对以第一比特序列的解交织处理。具体地，当第一比特序列采用的调制方式为高阶调制方式(例如64QAM)，且码率小于预设阈值(例如2/3)时，那么则能确定第一比特序为经过交织处理后得到的比特序列，那么在步骤420的解码处理过程中要包括对第一比特序列的解交织处理。否则，如果第一比特序列采用的调制方式为高阶调制方式，且码率不小于预设阈值时，或者第一比特序列采用的调制方式为低阶调制方式时，那么在步骤420的解码过程则不需要包括对第一比特序列的解交织处理。因此，根据比特序列的码率大小和调制方式，选择对第一比特序列进行解码处理，有利于平衡通信系统的性能和设备功耗。可选地，作为本申请一个实施例，所述根据所述第一比特序列的码率和所述第一比特序列采用的调制方式，进行解码处理，得到第二比特序列，包括：若所述第一比特序列采用的调制方式为高阶调制方式，且所述第一比特序列的码率小于预设阈值，对所述第一比特序列进行交织处理，得到第二比特序列；或若所述第一比特序列采用的调制方式为高阶调制方式，且所述第一比特序列的码率大于或者等于预设阈值，对所述第一比特序列进行打孔处理，得到第二比特序列；或若所述第一比特序列采用的调制方式为低阶调制方式，对所述待发送比特序列进行打孔处理，得到第二比特序列。具体地，如图2所示，如果接收到的当第一比特序列采用的调制方式为高阶调制方式，且当码率小于预设阈值时，对所述第一比特序列进行解交织处理和解码，也就是通过选择器207进入解交织模块进行交织处理，随后进入解码器进行解码处理。否则，选择器将第一比特序列导入通路208，进入解码器进行解码处理。可选地，作为本申请一个实施例，所述高阶调制方式为正交振幅调制16QAM或更比16QAM更高阶的调制方式；所述低阶调制方式为比16QAM更低阶采用的调制方式。可选地，作为本申请一个实施例，所述码率的预设阈值为2/3。因此，本申请实施例在LDPC码采用高阶调制并且码率满足一定阈值时，进行交织处理而不进行打孔处理，能够提升系统的通信性能，避免进行打孔处理带来的负增益；而在LDPC码采用高阶调制但码率不满足阈值条件时，或者LDPC码采用低阶调制时，进行打孔处理而不进行交织处理，能够实现一定的正增益，并且避免了进行交织处理引入的额外处理时延和设备功耗的浪费。图5示出了本申请一个实施例的方法的性能增益的示意图。具体地，当第一比特序列采用的调制方式为256QAM，码字为第三代合作伙伴计划(英文：3rdGenerationPartnershipProject，简写：3GPP)组织86次会议提案中由高通公司提出的(1640,1040)准循环(英文：Quasi-cyclic，简写：QC)QC-LDPC码。该LDPC码的校验矩阵对应的基矩阵结构如图5中A图所示。由于该第一比特序列采用的调制方式为高阶调制，且码率为1040/1640＝0.6341，该码率小于2/3。因此，对该第一比特序列进行交织处理，而不进行打孔处理，也就是说该矩阵列重最大的一列或两列都被保留并参与交织。交织器映射比例可以用mj,i表示，其中下标j表示高阶调制符号中的可靠度级别(例如，256QAM有4级)，i表示LDPC码的校验矩阵对应的基矩阵中的列重种类。本例中，列重共有8种，分别是11、12、6、5、4、3、2、1。mj,i表示了对应校验矩阵中第i种列重的比特被映射到高阶调制符号第j种可靠度位置的比例。本实施例对应的交织器映射比例由表1示出。表1mj,ii＝1i＝2i＝3i＝4i＝5i＝6i＝12i＝11j＝10.0377500.0050000.3670000.3700000.5340000.1030000.0060000.010000j＝20.6902500.0124000.3770000.2590000.0500000.1150000.0230000.011000j＝30.0190000.5876000.1955000.3690000.2170000.3590000.1320000.045000j＝40.2530000.3950000.0605000.0020000.1990000.4230000.8390000.934000假设信道为高斯白噪声信道，接收端的解码器采用50次置信度传播(英文：BeliefPropagation，简写：BP)译码的情况下，系统的误帧率(英文：frameerrorrate，简写：FER)如图5所示。图中5中B示出了本申请实施例的误帧率曲线，如图5中B，其中横坐标为信噪比，纵坐标为误帧率，其中曲线1为本实施例的性能，曲线2为采用打孔时的性能。由图可见，本实施的方案可以取得约0.5dB的性能增益。图6示出了本申请另一个实施例的方法的性能增益的示意图。具体地，当第一比特序列采用的调制方式为QPSK，码字与图5所示的实施例相同。由于低阶调制时，打孔可以获得额外的性能增益，因此打孔模块的选择器将编码后的数据送往打孔器，将对应校验矩阵中最重的一列或两列对应的比特进行打孔；此外，低阶调制时交织器没有增益，所以本实施例中交织模块的选择器将数据直接送往调制器，以减少处理时延并降低系统功耗假设信道为高斯白噪声信道，接收端的解码器采用50次BP译码的情况下，系统的误帧率如图6所示。其中曲线1为本实施例的误帧率曲线，曲线2为采用打孔处理时的误帧率曲线。由图可见，在低阶调制时，打孔可以在减少传输资源的情况下获得0.15dB左右的增益。上面结合图1至图6详细描述了本申请实施例的方法的流程，下面结合图7至图10详细介绍本申请实施例的设备。图7示出了本申请一个实施例的网络设备700的示意性框图。网络设备700能够执行图1至图3、以及图5和图6的方法中由执行的各个步骤，为了避免重复，此处不再详述。该网络设备700包括：获取单元，所示获取单元用于获取待发送的第一比特序列的码率和所述第一比特序列采用的调制方式；处理单元，所述处理单元用于根据所述第一比特序列的码率和所述第一比特序列采用的调制方式，进行编码后处理，得到第二比特序列，所述编码后处理包括打孔处理和交织处理中的至少一种；发送单元，所述发送单元用于发送所述第二比特序列。可选地，作为本申请一个实施例，所述处理单元具体用于：当所述第一比特序列采用的调制方式为高阶调制方式，且当码率小于预设阈值时，对所述第一比特序列进行交织处理，得到第二比特序列；或当所述第一比特序列采用的调制方式为高阶调制方式，且当码率不小于预设阈值时，对所述第一比特序列进行打孔处理，得到第二比特序列；或当所述第一比特序列采用的调制方式为低阶调制方式时，对所述待发送比特序列进行打孔处理，得到第二比特序列。因此，本申请实施例在LDPC码采用高阶调制并且码率满足一定阈值时，进行交织处理而不进行打孔处理，能够提升系统的通信性能，避免进行打孔处理带来的负增益；而在LDPC码采用高阶调制但码率不满足阈值条件时，或者LDPC码采用低阶调制时，进行打孔处理而不进行交织处理，能够实现一定的正增益，并且避免了进行交织处理引入的额外处理时延和设备功耗的浪费。图8示出了本申请一个实施例的网络设备800的示意性框图。网络设备800能够执行图4至图6的方法中由执行的各个步骤，为了避免重复，此处不再详述。该网络设备800包括：接收单元810，所述接收单元810用于接收第一比特序列，其中，所述第一比特序列为进行编码后处理得到的比特序列，所述编码后处理包括打孔处理和交织处理中的至少一种。解码单元820，所述解码单元820用于根据所述第一比特序列的码率和所述第一比特序列采用的调制方式，进行解码处理，得到第二比特序列。可选地作为本申请一个实施例，所述解码单元具体用于：当所述第一比特序列采用的调制方式为高阶调制方式，且当码率小于预设阈值时，对所述第一比特序列进行解交织处理和解码，得到第二比特序列；当所述第一比特序列采用的调制方式为高阶调制方式，且当码率不小于预设阈值时，对所述第一比特序列进行解码处理，得到第二比特序列；或当所述第一比特序列采用的调制方式为低阶调制方式时，对所述第一比特序列进行解码处理，得到第二比特序列。因此，本申请实施例在LDPC码采用高阶调制并且码率满足一定阈值时，进行交织处理而不进行打孔处理，能够提升系统的通信性能，避免进行打孔处理带来的负增益；而在LDPC码采用高阶调制但码率不满足阈值条件时，或者LDPC码采用低阶调制时，进行打孔处理而不进行交织处理，能够实现一定的正增益，并且避免了进行交织处理引入的额外处理时延和设备功耗的浪费。图9是本申请另一实施例的装置900的示意性结构框图。应理解，装置900能够执行图1至图3、以及图5和图6的方法中由执行的各个步骤，为了避免重复，此处不再详述。该装置900包括：存储器910，用于存储程序；收发器920，用于和其他设备进行通信；处理器930，用于执行存储器910中的程序，处理器930与所述存储器910和所述收发器920分别相连，用于执行所述存储器910存储的所述指令，以在执行所述指令时执行如下步骤：获取待发送的第一比特序列的码率和所述第一比特序列采用的调制方式；根据所述第一比特序列的码率和所述第一比特序列采用的调制方式，进行编码后处理，得到第二比特序列，所述编码后处理包括打孔处理和交织处理中的至少一种；所述发送单元用于发送所述第二比特序列。可选地，作为本申请一个实施例，所述处理器930具体用于：当所述第一比特序列采用的调制方式为高阶调制方式，且当码率小于预设阈值时，对所述第一比特序列进行交织处理，得到第二比特序列；或当所述第一比特序列采用的调制方式为高阶调制方式，且当码率不小于预设阈值时，对所述第一比特序列进行打孔处理，得到第二比特序列；或当所述第一比特序列采用的调制方式为低阶调制方式时，对所述待发送比特序列进行打孔处理，得到第二比特序列。因此，本申请实施例在LDPC码采用高阶调制并且码率满足一定阈值时，进行交织处理而不进行打孔处理，能够提升系统的通信性能，避免进行打孔处理带来的负增益；而在LDPC码采用高阶调制但码率不满足阈值条件时，或者LDPC码采用低阶调制时，进行打孔处理而不进行交织处理，能够实现一定的正增益，并且避免了进行交织处理引入的额外处理时延和设备功耗的浪费。图10是本申请另一实施例的装置1000的示意性结构框图。应理解，装置1000能够执行图4至图6的方法中由执行的各个步骤，为了避免重复，此处不再详述。该装置1000包括：存储器1010，用于存储程序；收发器1020，用于和其他设备进行通信；处理器1030，用于执行存储器1010中的程序，处理器1030与所述存储器1010和所述收发器1020分别相连，用于执行所述存储器1010存储的所述指令，以在执行所述指令时执行如下步骤：接收第一比特序列；根据所述第一比特序列的码率和所述第一比特序列采用的调制方式，进行解码处理，得到第二比特序列。可选地，作为本申请一个实施例，所述处理器1030具体用于：当所述第一比特序列采用的调制方式为高阶调制方式，且当码率小于预设阈值时，对所述第一比特序列进行解交织处理和解码，得到第二比特序列；当所述第一比特序列采用的调制方式为高阶调制方式，且当码率不小于预设阈值时，对所述第一比特序列进行解码处理，得到第二比特序列；或当所述第一比特序列采用的调制方式为低阶调制方式时，对所述第一比特序列进行解码处理，得到第二比特序列。因此，本申请实施例在LDPC码采用高阶调制并且码率满足一定阈值时，进行交织处理而不进行打孔处理，能够提升系统的通信性能，避免进行打孔处理带来的负增益；而在LDPC码采用高阶调制但码率不满足阈值条件时，或者LDPC码采用低阶调制时，进行打孔处理而不进行交织处理，能够实现一定的正增益，并且避免了进行交织处理引入的额外处理时延和设备功耗的浪费。本领域普通技术人员可以意识到，结合本文中所公开的实施例中描述的各方法步骤和单元，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各实施例的步骤及组成。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。本领域普通技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口、装置或单元的间接耦合或通信连接，也可以是电的，机械的或其它的形式连接。所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本申请实施例方案的目的。本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以是两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分，或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-OnlyMemory，简称为“ROM”)、随机存取存储器(RandomAccessMemory，简称为“RAM”)、磁碟或者光盘等各种可以存储程序代码的介质。以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本
技术领域：
的技术人员在本申请揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。当前第1页1 2 3