1.一种实现中央处理器与功能芯片通信的方法，其特征在于，增加与中央处理器通过以太网通信，与功能芯片通过本地总线通信的现场可编程门阵列FPGA，该方法包括：
所述FPGA接收到中央处理器发送的命令以太网帧时，进行缓存；
当缓存一个完整的命令以太网帧时，从缓存中读出该命令以太网帧中的操作命令，并根据该操作命令在本地总线上产生与功能芯片相对应的信号和时序进行操作；
从本地总线读出数据并存储；
当完成所述完整的命令以太网帧中的操作命令时，根据预定义的帧结构，使用存储的数据和操作命令生成回报执行结果的回报以太网帧，并发送给中央处理器。
2.根据权利要求1所述的方法，其特征在于，所述从缓存中读出该命令以太网帧中的操作命令，并根据该操作命令在本地总线上产生与功能芯片相对应的信号和时序进行操作时，如果操作命令是读，则从功能芯片中读出数据；如果操作指令是写，在功能芯片中写入数据后再读一次写入数据的寄存器。
3.根据权利要求1或2所述的方法，其特征在于，
所述预定义的帧结构包括的字段为：目的和源媒体访问控制MAC地址、帧类型、协议编号、帧序号、操作码、当前帧操作结束标志，校验码；其中，当帧结构为命令以太网帧对应的帧结构时，操作码中填充操作命令；当帧结构为回报以太网帧对应的帧结构时，操作码中填充操作结果。
4.根据权利要求3所述的方法，其特征在于，所述FPGA接收到中央处理器发送的命令以太网帧之后，所述进行缓存之前，所述方法进一步包括：
对所述命令以太网帧进行循环冗余校验码CRC校验，删除错误的命令以太网帧，并按照预定义的帧结构校验命令以太网帧，只保留对功能芯片操作的命令以太网帧；
所述根据预定义的帧结构，使用存储的数据和操作命令生成回报执行结果的回报以太网帧时，所述方法进一步包括：产生CRC校验码，并携带在回报以太网帧中。
5.根据权利要求3所述的方法，其特征在于，所述根据预定义的帧结构，使用存储的数据和操作命令生成回报执行结果的回报以太网帧时，所述方法进一步包括：
该回报以太网帧的帧序号与接收的对应命令以太网帧的帧序号一致，以使中央处理器根据帧序号判断命令以太网帧是否丢失。
6.一种实现中央处理器与功能芯片通信的装置，其特征在于，该装置应用于增加与中央处理器通过以太网通信，与功能芯片通过本地总线通信的现场可编程门阵列FPGA上，该装置包括：接收单元、存储单元、处理单元、生成单元和发送单元；
所述接收单元，用于接收命令以太网帧；
所述存储单元，用于当所述接收单元接收到中央处理器发送的命令以太网帧时，进行缓存；将所述处理单元从本地总线读出的数据存储；
所述处理单元，用于当所述存储单元缓存一个完整的命令以太网帧时，从缓存中读出该命令以太网帧中的操作命令，并根据该操作命令在本地总线上产生与功能芯片相对应的信号和时序进行操作；并从本地总线读出数据；
所述生成单元，用于当所述处理单元完成所述完整的命令以太网帧中的操作命令时，根据预定义的帧结构，使用存储的数据和操作命令生成回报执行结果的回报以太网帧；
所述发送单元，用于将所述生成单元生成的回报以太网帧发送给中央处理器。
7.根据权利要求6所述的装置，其特征在于，
所述处理单元，具体用于从缓存中读出该命令以太网帧中的操作命令，并根据该操作命令在本地总线上产生与功能芯片相对应的信号和时序进行操作时，如果操作命令是读，则从功能芯片中读出数据；如果操作指令是写，在功能芯片中写入数据后再读一次写入数据的寄存器。
8.根据权利要求6或7所述的装置，其特征在于，
所述预定义的帧结构包括的字段为：目的和源媒体访问控制MAC地址、帧类型、协议编号、帧序号、操作码、当前帧操作结束标志，校验码；其中，当帧结构为命令以太网帧对应的帧结构时，操作码中填充操作命令；当帧结构为回报以太网帧对应的帧结构时，操作码中填充操作结果。
9.根据权利要求8所述的装置，其特征在于，
所述处理单元，进一步用于在所述接收单元接收到中央处理器发送的命令以太网帧之后，所述存储单元进行缓存之前，对所述命令以太网帧进行循环冗余校验码CRC校验，删除错误的命令以太网帧，并按照预定义的帧结构校验命令以太网帧，只保留对功能芯片操作的命令以太网帧；
所述生成单元，进一步用于根据预定义的帧结构，使用存储的数据和操作命令生成回报执行结果的回报以太网帧时，产生CRC校验码，并携带在回报以太网帧中。
10.根据权利要求8所述的装置，其特征在于，
所述生成单元，进一步用于根据预定义的帧结构，使用存储的数据和操作命令生成回报执行结果的回报以太网帧时，在回报以太网帧中携带与对应命令以太网帧的帧序号一致的帧序号，以使中央处理器根据帧序号判断命令以太网帧是否丢失。