一种视频处理系统的制作方法

本实用新型涉及视频处理设备技术领域，特别是涉及一种视频处理系统。

背景技术：

X86是一种复杂指令集，是一种用于控制芯片运行的程序，目前X86已应用于机架式视频处理系统中，机架式视频处理系统包含多个视频处理设备，在每个视频处理设备中一般包含多个X86业务板，每个X86业务板包括多个X86模块，X86模块之间通过网络总线连接。

在一般情况下，机架式视频处理系统中的每个视频处理设备独自运行，输出各自的视频数据到对应的显示器显示，但是，目前存在这样一种需求，为了更清楚的查看视频数据对应的每个视频画面，需要在由多个显示器拼接的一个大的显示屏中显示一个视频画面，其中，每个显示器显示该视频画面的一部分，此时，需要每个视频处理设备输出的视频数据同步。

因此，如何保证机架式视频处理系统中的各个视频处理设备之间数据同步是亟需解决的问题。

技术实现要素：

本实用新型实施例的目的在于提供一种视频处理系统，以实现数据同步。具体技术方案如下：

一种视频处理系统，包括至少两个视频处理设备，还包括同步时钟源，每个视频处理设备包括主控板和至少一个X86业务板，所述至少一个X86业务板分别通过所述同步时钟源与所述主控板电连接，且所述至少一个X86业务板分别与所述主控板电连接；

其中，所述同步时钟源在第一主控板控制下产生同步时钟信号，所述同步时钟信号传输至所述第一主控板以外的主控板以及每个X86业务板，每个视频处理设备中的X86业务板在所接收到的所述同步时钟信号以及自身所在视频处理设备中的主控板的控制下同步输出视频数据，所述第一主控板为任一视频处理设备所包括的主控板。

可选的，每个X86业务板包括差分时钟转换电路和多个X86模块，所述多个X86模块分别通过所述差分时钟转换电路与所述同步时钟源电连接；

其中，每个X86业务板中的所述差分时钟转换电路将该X86业务板所接收到的所述同步时钟信号转换为同步差分时钟信号，所述同步差分时钟信号分别传输至该X86业务板中的每个X86模块。

可选的，所述差分时钟转换电路包括多个时钟Clock接口，所述Clock接口与所述X86模块具有唯一对应性，所述多个X86模块分别与所对应的Clock接口电连接；

其中，所述同步差分时钟信号通过每个Clock接口传输至对应的X86模块。

可选的，所述每个X86业务板还包括总线PCIE Switch芯片，所述PCIE Switch芯片与自身所在视频处理设备中的主控板电连接，所述PCIE Switch芯片包括多个非透明桥NTB接口，所述NTB接口与所述X86模块具有唯一对应性，所述多个X86模块分别与所对应的NTB接口电连接；

其中，每个主控板发送多个子待处理视频数据至自身所在视频处理设备中的每个PCIE Switch芯片，每个所述PCIE Switch芯片将所接收到的子待处理视频数据通过对应的NTB接口发送至对应的X86模块。

可选的，所述每个X86业务板还包括局域网LAN Switch芯片，所述LAN Switch芯片与自身所在视频处理设备中的主控板电连接，所述LAN Switch芯片包括多个LAN接口，所述LAN接口与所述X86模块具有唯一对应性，所述多个X86模块分别与所对应的LAN接口电连接；

其中，每个主控板发送视频控制信号至自身所在视频处理设备中的每个LAN Switch芯片，每个所述LAN Switch芯片将所接收到的视频控制信号通过对应的LAN接口发送至对应的X86模块。

可选的，所述每个X86业务板还包括多组输出接口，所述多组输出接口与所述X86模块具有唯一对应性，所述多个X86模块分别与所对应的输出接口电连接。

可选的，每组输出接口至少包括一种高清显示接口。

可选的，所述每组输出接口还包括通用串行总线USB接口。

本实用新型实施例中，视频处理系统中设置有同步时钟源，通过使视频处理系统中的各个视频处理设备中的各个X86业务板与同步时钟源连接的方式，使得各个视频处理设备内部的时钟信号同步，进一步使得各个视频处理设备输出的视频数据同步。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型所提供的视频处理系统的第一种结构示意图；

图2为本实用新型所提供的视频处理系统的第二种结构示意图；

图3为本实用新型所提供的X86业务板的第一种结构示意图；

图4为本实用新型所提供的X86业务板的第二种结构示意图；

图5为本实用新型所提供的X86业务板的第三种结构示意图；

图6为本实用新型所提供的X86业务板的第四种结构示意图；

图7为本实用新型所提供的X86业务板的第五种结构示意图；

其中，图1至图7中附图标记与相应组件名称间的对应关系为：

1视频处理设备、11主控板、12X86业务板、121差分时钟转换电路、122X86模块、2同步时钟源。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

参见图1，图1示出了本实用新型所提供的视频处理系统的结构示意图。

由图1可知，视频处理系统可以包括至少两个视频处理设备1，每个视频处理设备1可以包括主控板11和至少一个X86业务板12，为了使各个视频处理设备1输出的视频数据同步，还可以包括同步时钟源2，该至少一个X86业务板12分别通过同步时钟源2与主控板11电连接，且该至少一个X86业务板12分别与主控板11电连接。

由此，同步时钟源2在第一主控板控制下产生同步时钟信号，该同步时钟信号传输至第一主控板以外的主控板及每个X86业务板12，其中，该第一主控板为任一视频处理设备1所包括的主控板。

每个视频处理设备1中的每个X86业务板12接收到该同步时钟信号后，每个X86业务板12在该同步时钟信号作用下将内部时钟信号同步，由此，每个X86业务板12在已同步的内部时钟信号作用下以及自身所在视频处理设备1中的主控板11的控制下对视频数据进行处理及传输，从而使得各视频处理设备1输出的视频数据严格在同步时钟信号作用下进行传输，使得各个视频处理设备1输出的视频数据中的每个视频画面的时序相同即同步，其中，该视频处理设备用于对视频数据进行解码，并将解码的视频数据输出至显示屏显示。

其中，在同步时钟信号的作用下使得视频数据同步的方式为现有技术，在此不再赘述，该视频处理系统可以为机柜式视频处理系统，该同步时钟源2可以为独立晶振源时钟、零延时的同步时钟源。

主控板11用于对各X86业务板进行视频控制信号及视频数据传输的控制，X86业务板12用于接收主控板11发出的视频控制信号，并输出视频数据。

详细的，针对每个视频处理设备1，主控板11对各X86业务板进行视频信号及视频数据传输的控制的过程为：

(1)主控板11将待处理视频数据划分为多个子待处理视频数据，并将每个子待处理视频数据发送至各X86业务板12，此时，主控板11向各个X86业务板12发送包含视频处理信息的控制信号以及子待处理视频数据；

(2)X86业务板12接收主控板11发出的包含视频处理信息的控制信号以及子待处理视频数据，并根据所接收到的视频处理信息对子待处理视频数据进行数据处理；

(3)当各个X86业务板12完成对子待处理视频数据的处理后，反馈处理完成信号至主控板11；

(4)主控板11在接收到处理完成信号后，判断已处理的子视频数据中是否存在需要发送至其他X86业务板12进行处理的目标子视频数据，如果存在目标子视频数据，主控板11发送包含数据传输信息的控制信号至该目标子视频数据对应的X86业务板12，以使该X86业务板12将该目标子视频数据发送至数据传输信息中所指示的X86业务板12；

(5)如果不存在目标子视频数据，主控板11发送包含输出视频数据信息的控制信号至各X86业务板12；

(6)X86业务板12接收主控板11发出的包含输出视频数据信息的控制信号，并输出视频数据。

由于在每个视频处理设备1中，该至少一个X86业务板12分别通过同步时钟源2与主控板11电连接，由此，任一主控板11控制同步时钟源2产生同步时钟信号，并发送该同步时钟信号至各个X86业务板12，使得各个X86业务板12内部的时钟信号同步，各个X86业务板输出的视频数据严格在同步时钟信号作用下进行传输，使得各个X86业务板所在的视频处理设备1输出的视频数据中的每个视频画面的时序相同即同步。

由于一般信号在传输过程中，会存在干扰信号，严重影响信号的传输，因此需要一种有效的方式消除干扰信号的干扰。

而差分电路是具有这样一种功能的电路：该电路的输入端是两个信号的输入，这两个信号的差值，为电路有效输入信号，电路的输出信号是对这两个输入信号之差的放大。由于干扰信号，会对两个输入信号产生相同的干扰，通过二者之差，干扰信号的有效输入为零，从而消除了干扰信号的干扰。

因此，参见图2和图3，每个X86业务板12可以包括差分时钟转换电路121和多个X86模块122，多个X86模块122分别通过差分时钟转换电路121与同步时钟源2电连接，由此，每个X86业务板通过差分时钟转换电路121接收同步时钟信号，该同步时钟信号即为上述差分电路的有效输入信号，包括正信号和负信号，通过该差分时钟转换电路121将所接收到的同步时钟信号转换为同步差分时钟信号，该同步差分时钟信号即为上述差分电路的输出信号。

其中，差分时钟转换电路121可以包括多个时钟Clock接口，Clock接口与X86模块122具有唯一对应性，多个X86模块122分别与所对应的Clock接口电连接，由此，同步差分时钟信号可以分别通过各个Clock接口传输至对应的X86模块122。

由此，通过差分的方式，通过各个Clock接口将同步差分时钟信号传输至所对应的X86模块122，有效消除了干扰信号的干扰，降低了同步时钟信号传输过程中带来的偏差，保证了各个视频处理设备1输出的视频数据同步。

另外，由于一般情况下，视频处理系统中通过网络总线来传输视频数据，而网络总线的带宽无法满足原始高清视频数据传输的需求，例如：以1路YUV420格式的分辨率为1080P，帧速率为60HZ的8bit HDMI图像源码流高清视频数据为例，其中，YUV为颜色编码方法，420为采样率，其数据量为1424Mb>1024Mb＝1Gb，因此，1路1Gb网络带宽无法满足1路YUV420格式的分辨率为1080P，帧速率为60HZ的8bit HDMI图像源码流高清视频数据传输的要求。

因此，一般视频处理系统中传输的视频数据为将高清视频数据编码后的容量较小的数据，而不是原始高清视频数据，使得在视频处理系统输出视频数据到显示器上显示时，需要对编码的视频数据进行解码，由此，将导致时延的存在。

本实用新型实施例为了减少时延，参见图4，在每个X86业务板12上设置PCIE Switch芯片，PCIE Switch芯片与自身所在视频处理设备1中的主控板11电连接，由于PCIE总线的通流量较大，适用于传输高清视频数据，因此，通过PCIE总线在视频处理系统中进行视频数据的传输，可以直接传输原始高清视频数据，或者，可以传输潜编后的容量较大的高清视频数据，当传输原始高清视频数据时，无需对视频数据进行编解码；当传输潜编的视频数据时，解码时间较短，由此，减少了时延，其中，潜编即为将高清视频数据编码为与原始高清视频数据的容量相差较小的数据，PCIE Switch芯片为总线开关芯片，PCIE为最新的总线和接口标准PCI-Express。

例如：以PCIE 2.0X4为例，假设其有效使用率为70％，则其最大通流量为1.4Gb＝1433Mb>1424Mb，因此，PCIE总线可以满足1路YUV420格式的分辨率为1080P，帧速度为60HZ的8bit HDMI图像源码流高清视频数据传输的要求。

其中，PCIE Switch芯片可以包括多个NTB(Non-Transparent Bridging，非透明桥)接口，NTB接口与X86模块122具有唯一对应性，多个X86模块122分别与所对应的NTB接口电连接，其中，NTB接口为非透明桥接口，非透明桥的功能为：在非透明桥的两边均有处理器时，非透明桥的一边的主机不能看到桥另一边的主机的完整地址，每个处理器把非透明桥的另一边看做一个端点，并将其映射到自身的地址空间，即通过非透明桥可以使桥两边的处理器同时工作。

由此，采用非透明桥NTB接口，可以使多个X86模块122同时对视频数据进行处理，实现了多个X86模块级联，相比于各个X86模块之间使用网络总线连接的方式，数据传输速度更快，提高了视频处理系统的处理速度。

在每个X86业务板12上设置PCIE Switch芯片的情况下，针对每个视频处理设备1，主控板11将待处理视频数据划分为多个子待处理视频数据，并将每个子待处理视频数据发送至各X86业务板12的PCIE Switch芯片；

PCIE Switch芯片将所接收到的子待处理视频数据通过对应的NTB接口发送至对应的X86模块122；

X86模块122对所接收到的子待处理视频数据进行处理。

由于各个X86模块122之间需要进行数据或者命令的交互，因此，参见图5，每个X86业务板12还可以包括LAN Switch芯片，LAN Switch芯片与自身所在视频处理设备1中的主控板11电连接，LAN Switch芯片包括多个LAN接口，LAN接口与所述X86模块122具有唯一对应性，多个X86模块122分别与所对应的LAN接口电连接，由此，通过LAN Switch芯片连接每个X86模块122的网络接口在视频处理设备内部形成局域网，以进行各个X86模块122之间的数据和命令的交互，其中，LAN Switch芯片为局域网开关芯片，LAN为局域网Local Area Network。

其中，各个X86模块122之间进行数据或者命令的交互的过程为：

主控板11判断每个X86模块122所处理的视频数据中是否存在需要发送至其他X86模块122进行处理的目标子视频数据，如果存在目标子视频数据，主控板11发送包含数据传输信息的控制信号至该目标子视频数据对应的X86业务板12的LAN Switch芯片，以使该LAN Switch芯片将该包含数据传输信息的控制信号通过LAN接口发送至对应的X86模块122；

X86模块122接收该包含数据传输信息的控制信号，并将目标子视频数据通过PCIE Switch芯片发送至目标X86模块122以使目标X86模块122进行数据处理。

其中，每个LAN Switch芯片通过背板与主控板11电连接，其中，背板起到连接件的作用，由此，主控板11通过背板向LAN Switch芯片发送控制信息，实现了设备内部的数据和命令交互。

为了将视频数据输出到显示器上显示，参见图6和图7，每个X86业务板12还可以包括多组输出接口，多组输出接口与X86模块122具有唯一对应性，多个X86模块122分别与所对应的输出接口电连接。

为了将视频处理系统输出的高清视频数据输出到显示器上显示，每组输出接口至少可以包括一种高清显示接口，该高清显示接口可以为HDMI(High Definition Multimedia Interface，高清晰度多媒体)接口或视频图形阵列VGA(Video Graphics Array，视频图形阵列)接口，当然并不只限于此，该高清显示接口可以为现有技术当中的任何一种高清显示接口，其中，HDMI接口为一种数字化视频/音频接口，是适合影像传输的专用型数字化接口，可以同时传输音频和影像信号，可用于传输高清视频数据；VGA接口为一种模拟信号接口，具有分辨率高、显示速度快和颜色丰富的有点，可用于传输高清视频数据。

为了对视频处理系统进行调试，每组输出接口还可以包括USB(Universal Serial Bus，通用串行总线)接口，其中，USB接口为外部总线标准，用于规范电脑与外部设备的连通和通讯，支持即插即用。

以上所述仅为本实用新型的较佳实施例而已，并非用于限定本实用新型的保护范围。凡在本实用新型的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本实用新型的保护范围内。