一种DVI接口电路及电视机的制作方法

本实用新型属于通用接口技术领域，尤其涉及一种DVI接口电路及电视机。

背景技术：

DVI(Digital Visual Interface，数字视频接口)接口是一种数字视频显示接口，连接于上位机的显卡与显示屏控制电路之间，负责接收来自上位机输出的数字视频图像信息，并将该数字视频图像信息输出至显示屏控制电路。

传统的DVI接口电路只包括DVI接口，DVI接口将接收到的数字视频图像信息直接输出至显示屏控制电路，电路中的静电会直接串入显示屏控制电路，给显示屏控制电路中的芯片造成损坏。因此，现有技术存在DVI接口电路中的静电直接串入显示屏控制电路，造成显示屏控制电路的芯片损坏的问题。

技术实现要素：

本实用新型的目的在于提供一种DVI接口电路及电视机，旨在解决现有的DVI接口电路中的静电直接串入显示屏控制电路，造成显示屏控制电路的芯片损坏的问题。

本实用新型提供了一种DVI接口电路，连接于上位机的显卡与显示屏控制电路之间，所述DVI接口电路包括DVI接口，所述DVI接口连接上位机的显卡及显示屏控制电路，其特征在于，所述DVI接口电路还包括数字静电保护 单元和模拟静电保护单元；

所述数字静电保护单元的输入端和所述模拟静电保护单元的输入端均连接于所述DVI接口，所述数字静电保护单元的输出端和所述模拟静电保护单元的输出端均与所述显示屏控制电路的输入端连接；

当所述DVI接口输出数字信号至所述数字静电保护单元时，所述数字静电保护单元对所述DVI接口所输出的静电进行吸收处理；当所述DVI接口输出模拟信号至所述模拟静电保护单元时，所述模拟静电保护单元对所述DVI接口所输出的静电进行吸收处理。

本实用新型还提供了一种电视机，其包括显卡和显示屏控制电路，所述电视机还包括上述的DVI接口电路。

本实用新型通过在DVI接口和显示屏控制电路之间设置数字静电保护单元和模拟静电保护单元，数字静电保护单元的输入端和模拟静电保护单元的输入端均连接于DVI接口，数字静电保护单元的输出端和模拟静电保护单元的输出端均与显示屏控制电路的输入端连接，当DVI接口输出数字信号至数字静电保护单元时，数字静电保护单元对DVI接口所输出的静电进行吸收处理；当DVI接口输出模拟信号至模拟静电保护单元时，模拟静电保护单元对DVI接口所输出的静电进行吸收处理，从而解决DVI接口电路中的静电直接串入显示屏控制电路，造成显示屏控制电路的芯片损坏的问题。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造 性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型实施例一提供的DVI接口电路的单元结构示意图；

图2是本实用新型实施例一提供的DVI接口电路的电路结构示意图；

图3是本实用新型实施例二提供的DVI接口电路的单元结构示意图；

图4是本实用新型实施例二提供的DVI接口电路的电路结构示意图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

需要说明的是，本实用新型的说明书和权利要求书中的术语“包括”以及它们任何变形，意图在于覆盖不排他的包含。例如包含一系列单元的系统、产品或设备没有限定于已列出的单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些产品或设备固有的其它单元。此外，术语“第一”、“第二”和“第三”等是用于区别不同对象，而非用于描述特定顺序。

本实用新型实施例为了解决DVI接口电路中的静电直接串入显示屏控制电路，造成显示屏控制电路的芯片损坏的问题，提供了一种DVI接口电路及电视机，其中主要通过在DVI接口和显示屏控制电路之间设置数字静电保护单元和模拟静电保护单元，当DVI接口输出数字信号至数字静电保护单元时，数字静电保护单元对DVI接口所输出的静电进行吸收处理；当DVI接口输出模拟信号至模拟静电保护单元时，模拟静电保护单元对DVI接口所输出的静电进行吸收处理，从而解决DVI接口电路中的静电直接串入显示屏控制电路，造成显示屏控制电路的芯片损坏的问题。

为了具体说明上述DVI接口电路及电视机，以下结合具体实施例进行详细说明：

实施例一：

图1示出了本实用新型实施例一提供的DVI接口电路的单元结构，为了便于说明，仅示出了与本实施例相关的部分，详述如下：

如图1所示，本实用新型实施例提供的DVI接口电路，连接于上位机的显卡与显示屏控制电路之间，DVI接口电路包括DVI接口11，DVI接口连接上位机的显卡及显示屏控制电路，其特征在于，DVI接口电路还包括数字静电保护单元12和模拟静电保护单元13。

其中，数字静电保护单元12的输入端和模拟静电保护单元13的输入端均连接于DVI接口11，数字静电保护单元12的输出端和模拟静电保护单元13的输出端均与显示屏控制电路的输入端连接。

当DVI接口11输出数字信号至数字静电保护单元12时，数字静电保护单元12对DVI接口11所输出的静电进行吸收处理；当DVI接口11输出模拟信号至模拟静电保护单元13时，模拟静电保护单元12对DVI接口11所输出的静电进行吸收处理。

在本实用新型实施例中，具体的，在DVI接口11和显示屏控制电路之间设置数字静电保护单元12和模拟静电保护单元13，当DVI接口11输出数字信号至数字静电保护单元12时，数字静电保护单元12对DVI接口11所输出的静电进行吸收处理；当DVI接口11输出模拟信号至模拟静电保护单元13时，模拟静电保护单元13对DVI接口11所输出的静电进行吸收处理，从而解决DVI接口电路中的静电直接串入显示屏控制电路，造成显示屏控制电路的芯片损坏的问题。

图2示出了本实用新型实施例一提供的DVI接口电路的电路结构，为了便于说明，仅示出了与本实用新型实施例相关的部分，详述如下：

如图2所示，作为本实用新型一实施例，数字静电保护单元12包括第一静电保护芯片U1和第二静电保护芯片U2。

第一静电保护芯片U1的第一输入引脚IN1、第二输入引脚IN2、第三输入引脚IN3以及第四输入引脚IN4和第二静电保护芯片U2的第一输入引脚IN1、第二输入引脚IN2、第三输入引脚IN3以及第四输入引脚IN4构成数字静电保护单元12的输入端。

第一静电保护芯片U1的第一输出引脚NC1、第二输出引脚NC2、第三输出引脚NC3以及第四输出引脚NC4和第二静电保护芯片U2的第一输出引脚NC1、第二输出引脚NC2、第三输出引脚NC3以及第四输出引脚NC4构成数字静电保护单元12的输出端。

第一静电保护芯片U1的第一输入引脚IN1、第二输入引脚IN2、第三输入引脚IN3以及第四输入引脚IN4分别与DVI接口11的负时钟引脚TXC-、正时钟引脚TXC+、第一数据负极引脚TX0-以及第一数据正极引脚TX0+连接，第二静电保护芯片U2的第一输入引脚IN1、第二输入引脚IN2、第三输入引脚IN3以及第四输入引脚IN4分别与DVI接口11的第二数据负极引脚TX1-、第二数据正极引脚TX1+、第三数据负极引脚TX2-以及第三数据正极引脚TX2+连接。

具体的，在本实用新型实施例中，第一静电保护芯片U1和第二静电保护芯片U2均是型号为AZ1045-04F的静电保护芯片。静电保护芯片AZ1045-04F实质是一个可控二极管，具有极快的静电保护速度，由很低容量的控向二极管和一个等同于TVS二极管组成。当DVI接口11输出信号到上述静电保护芯片 AZ1045-04F，该芯片的控向二极管把该信号中的静电导向地，即对DVI接口11所输出的静电进行吸收处理。

模拟静电保护单元13包括第一单路双向二极管D1、第一电容C1、第二单路双向二极管D2、第二电容C2、第三单路双向二极管D3、第三电容C3、稳压二极管ZD1、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4以及第三静电保护芯片U3。

第一单路双向二极管D1的第一端、第二单路双向二极管D2的第一端、第三电容C3的第一端、第三静电保护芯片U3的第二输入引脚I/O2及第三静电保护芯片U3的第三输入引脚I/O3构成模拟静电保护单元13的输入端。

第二电阻的第二端和第三电阻的第二端构成模拟静电保护单元13的输出端。

第一单路双向二极管D1的第一端连接DVI接口11的热插拔检测信号引脚HP Detect，第一电容C1的第一端连接第一单路双向二极管D1的第一端，第一电阻R1的第一端连接第一电容C1的第一端，第一电阻R1的第一端连接第三静电保护芯片U3的第四输入引脚I/O4，第二单路双向二极管D2的第一端连接DVI接口11的电源端，第二电容C2的第一端连接第二单路双向二极管D2的第一端，稳压二极管ZD1的高电位端连接第二电容C2的第一端且接直流电源VCC，第三电容C3的第一端连接DVI接口11的接地端GND，第三单路双向二极管D3的第一端连接第三电容C3的第一端，第二电阻R2的第一端连接第三单路双向二极管D3的第一端，第二电阻R2的第二端连接第三静电保护芯片U3的第一输入引脚I/O1，第三电阻R3的第一端接直流电源VCC，第三电阻R3的第二端接第一电容C1的第一端，第四电阻R4的第一端连接所述第三静电保护芯片的电源输入引脚VDD，第四电阻R4的第二端连接第三单 路双向二极管D3的第一端，第一单路双向二极管D1的第二端、第一电容C1的第二端、第二单路双向二极管D2的第二端、第二电容C2的第二端、第三单路双向二极管D3的第二端、第三电容C3的第二端以及稳压二极管ZD1的低电位端共同接地，第三静电保护芯片U3的第二输入引脚I/O2连接DVI接口11的时钟引脚DDC CLK，第三静电保护芯片U3的第三输入引脚I/O3连接DVI接口11的数据引脚DDC DATA。

具体的，在本实用新型实施例中上述单路双向二极管的型号为AZ5325-01F。AZ5325-01F实质上是一瞬态电压抑制器，是一种二极管形式的高效能保护器件，单路双向二极管并联与电路中，当单路双向二极管的两极受到反向瞬态高能量冲击时，它能以10-12秒量级的速度，将其两极间的高阻抗变为低阻抗，吸收高达数千瓦的浪涌功率，使两极间的电压箝位于一个预定值，有效地保护电子线路中的精密元器件，免受各种浪涌脉冲的损坏。即当DVI接口11输出信号到单路双向二极管AZ5325-01F时，上述单路双向二极管吸收该信号中的静电。

具体的，在本实用新型实施例中第三静电保护芯片U3是型号为AZC099-04S的静电保护芯片。AZC099-04S实质上为浪涌额定二极管阵列对和一等同于TVS二极管的夹紧单元组成。当DVI接口11输出模拟信号到为AZC099-04S时，浪涌额定二极管阵列对和一等同于TVS二极管的夹紧单元直接将该模拟信号中的静电进行吸收处理。

需要说明的是，上述的直流电源VCC为+5V的直流电源。

实施例二：

图3示出了本实用新型实施例二提供的DVI接口电路的单元结构，为了便于说明，仅示出了与本实施例相关的部分，详述如下：

如图3所示，本实用新型实施例提供的DVI接口电路还包括存储单元24。

存储单元24的输入端连接于DVI接口21，存储单元24储存DVI接口21传输的客户信息、版本序列号及机器条码。

图4示出了本实用新型实施例二提供的DVI接口电路的电路结构，为了便于说明，仅示出了与本实用新型实施例相关的部分，详述如下：

DVI接口电路包括DVI接口21、数字静电保护单元22、模拟静电保护单元23及存储单元24。

其中，数字静电保护单元22包括第一静电保护芯片U1和第二静电保护芯片U2。

第一静电保护芯片U1的第一输入引脚IN1、第二输入引脚IN2、第三输入引脚IN3以及第四输入引脚IN4和第二静电保护芯片U2的第一输入引脚IN1、第二输入引脚IN2、第三输入引脚IN3以及第四输入引脚IN4构成数字静电保护单元22的输入端。

第一静电保护芯片U1的第一输出引脚NC1、第二输出引脚NC2、第三输出引脚NC3以及第四输出引脚NC4和第二静电保护芯片U2的第一输出引脚NC1、第二输出引脚NC2、第三输出引脚NC3以及第四输出引脚NC4构成数字静电保护单元22的输出端。

第一静电保护芯片U1的第一输入引脚IN1、第二输入引脚IN2、第三输入引脚IN3以及第四输入引脚IN4分别与DVI接口11的负时钟引脚TXC-、正时钟引脚TXC+、第一数据负极引脚TX0-以及第一数据正极引脚TX0+连接，第二静电保护芯片U2的第一输入引脚IN1、第二输入引脚IN2、第三输入引脚IN3以及第四输入引脚IN4分别与DVI接口21的第二数据负极引脚TX1-、第二数据正极引脚TX1+、第三数据负极引脚TX2-以及第三数据正极引脚 TX2+连接。

具体的，在本实用新型实施例中，第一静电保护芯片U1和第二静电保护芯片U2均是型号为AZ1045-04F的静电保护芯片。静电保护芯片AZ1045-04F实质是一个可控二极管，具有极快的静电保护速度，由很低容量的控向二极管和一个等同于TVS二极管组成。当DVI接口21输出的信号为数字信号时，上述静电保护芯片AZ1045-04F中的控向二极管把该数字信号中的静电导向地，即对DVI接口21所输出的静电进行吸收处理。

模拟静电保护单元23包括第一单路双向二极管D1、第一电容C1、第二单路双向二极管D2、第二电容C2、第三单路双向二极管D3、第三电容C3、稳压二极管ZD1、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4以及第三静电保护芯片U3。

第一单路双向二极管D1的第一端、第二单路双向二极管D2的第一端、第三电容C3的第一端、第三静电保护芯片U3的第二输入引脚I/O2及第三静电保护芯片U3的第三输入引脚I/O3构成模拟静电保护单元23的输入端。

第二电阻的第二端和第三电阻的第二端构成模拟静电保护单元23的输出端。

第一单路双向二极管D1的第一端连接DVI接口21的热插拔检测信号引脚HP Detect，第一电容C1的第一端连接第一单路双向二极管D1的第一端，第一电阻R1的第一端连接第一电容C1的第一端，第一电阻R1的第一端连接第三静电保护芯片U3的第四输入引脚I/O4，第二单路双向二极管D2的第一端连接DVI接口21的电源端，第二电容C2的第一端连接第二单路双向二极管D2的第一端，稳压二极管ZD1的高电位端连接第二电容C2的第一端且接直流电源VCC，第三电容C3的第一端连接DVI接口21的接地端GND，第三单 路双向二极管D3的第一端连接第三电容C3的第一端，第二电阻R2的第一端连接第三单路双向二极管D3的第一端，第二电阻R2的第二端连接第三静电保护芯片U3的第一输入引脚I/O1，第三电阻R3的第一端接直流电源VCC，第三电阻R3的第二端接第一电容C1的第一端，第四电阻R4的第一端所述第三静电保护芯片的电源输入引脚VDD，第四电阻R4的第二端连接第三单路双向二极管D3的第一端，第一单路双向二极管D1的第二端、第一电容C1的第二端、第二单路双向二极管D2的第二端、第二电容C2的第二端、第三单路双向二极管D3的第二端、第三电容C3的第二端以及稳压二极管ZD1的低电位端共同接地，第三静电保护芯片U3的第二输入引脚I/O2连接DVI接口21的时钟引脚DDC CLK，第三静电保护芯片U3的第三输入引脚I/O3连接DVI接口21的数据引脚DDC DATA。

具体的，在本实用新型实施例中上述单路双向二极管的型号为AZ5325-01F。AZ5325-01F实质上是一瞬态电压抑制器，是一种二极管形式的高效能保护器件，单路双向二极管并联与电路中，当单路双向二极管的两极受到反向瞬态高能量冲击时，它能以10-12秒量级的速度，将其两极间的高阻抗变为低阻抗，吸收高达数千瓦的浪涌功率，使两极间的电压箝位于一个预定值，有效地保护电子线路中的精密元器件，免受各种浪涌脉冲的损坏。即当DVI接口11输出模拟信号到单路双向二极管AZ5325-01F时，上述单路双向二极管吸收该模拟信号中的静电。

具体的，在本实用新型实施例中第三静电保护芯片U3是型号为AZC099-04S的静电保护芯片。AZC099-04S实质上为浪涌额定二极管阵列对和一等同于TVS二极管的夹紧单元组成。当DVI接口11输出模拟信号到为AZC099-04S时，浪涌额定二极管阵列对和一等同于TVS二极管的夹紧单元直 接将该模拟信号中的静电进行吸收处理。

存储单元24包括第四单路双向二极管D4、第五单路双向二极管D5、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第一二极管D6、第二二极管D7以及存储芯片U4。

第四单路双向二极管D4的第一端连接DVI接口21的数据引脚DDCDATA，第五单路双向二极管D5的第一端连接DVI接口21的时钟引脚DCCCLK，第四单路双向二极管D4的第二端与第五单路双向二极管D5的第二端共同接地，第五电阻R5的第一端连接第五单路双向二极管D5的第一端，第五电阻R5的第二端连接存储芯片U4的串行时钟输入引脚SCL，第六电阻R6的第一端连接第四单路双向二极管D4的第一端，第六电阻R6的第二端连接存储芯片U4的串行数据引脚SDA，第七电阻R7、第八电阻R8以及第九电阻R9的第一端共同连接第四电阻的第一端，第七电阻R7的第二端连接第六电阻R6的第二端，第八电阻R8的第二端连接第五电阻R5的第二端，第九电阻R9的第二端连接第十电阻R10的第一端，第十电阻R10的第二端连接存储芯片U4的写保护引脚WP，第一二极管D6的高电位端连接DVI接口21的直流电源VCC，第二二极管D7的高电位端接直流电源VCC，第一二极管D6和第二二极管D7的低电位端连接存储芯片U4的直流电源VCC。

具体的，在本实用新型实施例中存储芯片U4是型号为M24C02的存储芯片。M24C02存储芯片实质是串行非易失性存储器EEPROM，是基于I2C-BUS的存储器件，其用以储存DVI接口21传输的客户信息、版本序列号及机器条码等信息。

需要说明的是，上述的直流电源VCC为+5V的直流电源。

在本实用新型实施例中，具体的，在DVI接口和显示屏控制电路之间设置 数字静电保护单元和模拟静电保护单元，当DVI接口输出数字信号至数字静电保护单元时，数字静电保护单元对DVI接口所输出的静电进行吸收处理；当DVI接口输出模拟信号至模拟静电保护单元时，模拟静电保护单元对DVI接口所输出的静电进行吸收处理，从而解决DVI接口电路中的静电直接串入显示屏控制电路，造成显示屏控制电路的芯片损坏的问题。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。