车载电子设备的制作方法

本申请是于2015年9月25日递交的美国申请第14/865,676号的国际申请，该美国申请第14/865,676号要求美国临时专利申请号为62/150，460(在2015年4月21日提交)、62/150，466(在2015年4月21日提交)、62/150，467(在2015年4月21日提交)、62/150，478(在2015年4月21日提交)、62/150，484(在2015年4月21日提交)、62/150，492(在2015年4月21日提交)和62/191，164(在2015年7月10日提交)的优先权和利益，所有这些专利通过引用以其整体并入本文。

技术领域

本文所讨论的实施例涉及车载电子设备等。

背景

为了电子地控制车辆上的各种设备(诸如内燃机、空调、后视镜、电动车窗和雨刷)的操作，各种电子设备被安装在车辆上。近年来，一个车辆配备有50-60个单元的这样的电子设备，并且车载电子设备的数量正在增加。诸如控制器的电子设备或ECU(电子控制单元)连接到车载LAN(局域网)的总线，并且根据诸如LIN(局域互连网络)、CAN(控制器局域网络)或CXPI(时钟扩展外围接口)等的协议传输/接收数据。

在车载电子设备之间的数据传输/接收中可能发生各种问题。

概述

本文所讨论的实施例涉及用于解决车载LAN发生的各种问题的车载电子设备等。

在一个实施例中，车载电子设备包括：

生成单元，其被配置为生成第一时钟，用于通过CXPI通信网络与另一车载电子设备进行数据通信；以及

调整单元，其被配置为调整第一时钟的占空宽度(duty width)。

在另一个实施例中，车载电子设备包括：

生成单元，其被配置为生成第一时钟，用于通过CXPI通信网络与另一车载电子设备进行数据通信；以及

调整单元，其被配置为对第一时钟执行频谱扩展。

在又一个实施例中，车载电子设备包括：

延迟单元，其被配置为通过延迟内部时钟来生成第一时钟；

整形单元，其被配置为通过增加内部时钟的转换速率来生成第二时钟；

开关，其被配置为基于第一时钟和第二时钟输出第三时钟，该第三时钟具有第一时钟的上升沿和第二时钟的下降沿；以及

接口，其被配置为当用于通过CXPI通信网络与另一车载电子设备进行数据通信的参考时钟变为低电平时，使第三时钟变为低电平。

在又一个实施例中，车载电子设备包括：

检测单元，其被配置为检测时钟的周期和该时钟与从时钟分开地生成的数据信号之间的相位差；

计算单元，其被配置为基于周期和相位差，获得从时钟的边沿偏移的数据采集定时；以及

同步单元，其被配置为在数据采集定时的定时处采集数据信号的值，并且生成要通过CXPI通信网络传输到另一车载电子设备的数据信号。

在又一个实施例中，车载电子设备包括：

收发器，其被配置为在第一模式下操作，用于通过CXPI通信网络接收来自主节点的编码的参考时钟，用于解码参考时钟，以及用于将参考时钟作为第一输出时钟输出，或者在第二模式下操作，用于在没有解码的情况下将参考时钟作为第二输出时钟输出；

控制单元，其被配置为向收发器发送信号，以使收发器从第一模式转换到第二模式，并且在接收到来自收发器的第二输出时钟时，通过向收发器发送信号以使收发器从第二模式转换到第一模式而获得来自收发器的第一输出时钟。

在又一个实施例中，电路包括：

检测单元，其被配置为检测第一时钟和具有比第一时钟的频率慢的频率的第二时钟之间的相位差；

选择单元，其被配置为基于第一时钟和第二时钟的周期和相位差，当第二时钟的边沿对应于第一时钟的周期的前半部分时选择第一图形，以及当第二时钟的边沿对应于第一时钟的周期的后半部分时选择第二图形；以及

延迟单元，其被配置为在第一图形中延迟第二时钟而没有延迟第一时钟，在第二图形中延迟第一时钟而没有延迟第二时钟，并且将第一时钟传输到第一电路，该第一电路与第一时钟同步地传输数据，并且将第二时钟传输到第二电路，该第二电路与第二时钟同步地接收数据。

在又一个实施例中，车载电子设备包括：

输出缓冲器，其被配置为放大输入的信号，以具有在低于电源电位的第一电位和高于接地电位的第二电位之间的振幅，并且将该信号输出到车载网络；以及

整形单元，其被配置为将输入的信号整形为具有振幅，使得该信号在从输出缓冲器输出时具有在第一电位和第二电位之间的振幅。

附图简述

以下将参考附图进一步地描述实施例，其中：

图1是图示CXPI通信中的主节点和从节点的示例的示意图；

图2A和图2B图示根据第一实施例的车载电子设备的配置；

图3是图示ECU的操作的流程图；

图4是图示时钟调整单元的操作的流程图；

图5是图示第二实施例中的时钟调整单元的配置的图；

图6A和图6B是图示参考时钟的示例的图；

图7是图示收发器的配置的图；

图8是图示参考时钟的示例的图；

图9是图示第三实施例中的从节点的收发器的配置的图；

图10是图示输入到收发器的信号和从收发器输出的信号的图；

图11A-11C是图示输入到收发器的信号和从收发器输出的信号的图；图12是图示输入到收发器的信号和从收发器输出的信号的图；

图13A和图13B是图示数据信号和参考时钟的关系的图；

图14是图示第四实施例中的主/从节点的收发器的配置的图；

图15A和图15B是图示数据信号和参考时钟的关系的图；

图16是图示收发器的操作的流程图；

图17是图示第五实施例的从节点的收发器的配置的图；

图18是图示收发器的信号的图；

图19是图示从节点和主节点的通信序列的图；

图20是图示第六实施例的从节点的收发器的配置的图；

图21是图示电路的操作的流程图；

图22是图示电路的操作的流程图；

图23是图示时钟的示例的图；

图24是图示电路的操作的流程图；

图25是图示信号的时序图；

图26是图示车载电子设备的收发器的示意性配置的图；

图27是图示车载电子设备的信号的示例的图；

图28是图示第七实施例中的收发器的配置的图；

图29是图示收发器的信号的图；

图30是图示第七实施例的另一方面的图；

图31是图示第七实施例的示例的图；

图32是图示修改的示例的图；

图33是图示修改的示例的信号的图；

图34是图示另一个修改的示例的图；

图35是图示又一个修改的示例的信号的图；

图36是图示又一个修改的示例的图；以及

图37是图示又一个修改的示例的信号的图。

实施例的描述

根据CXPI，多个从节点ECU连接到一个主节点ECU。主节点ECU定期向总线发送用于数据通信的参考时钟。从节点ECU将根据参考时钟传输数据。或者，每个ECU可以通过使用内部生成的时钟来操作。在下文中，当参考每个节点的ECU时，ECU简称为“主节点”或“从节点”。

<第一实施例>

图1是图示CXPI通信中的主节点和从节点的示例的示意图。主节点10具有收发器102和MCU(微控制器单元)101。另外，从节点12具有收发器104和MCU 103。MCU 101和MCU 103分别经由UART(通用异步收发器)向收发器102和104传输数据(TXD、RXD)并且从收发器102和104接收数据(TXD、RXD)。主节点10的收发器102和从节点12的收发器104经由总线14执行数据传输/接收。在CXPI通信中，具有不为50％的占空比的方波信号被用作参考时钟CLK。收发器102和104可以各通过包括传输/接收电路和诸如DSP(数字信号处理器)、ASIC(专用集成电路)等的执行各种信号处理的电路进行配置。

在CXPI通信中，19.2kHz的频率(19.2kbps)通常用于总线的参考时钟。参考时钟的频率19.2kHz相当于用于所谓的智能钥匙系统的134kHz的无线电波的七次谐波。智能钥匙系统是用于通过来自无线终端的无线电通信控制解锁/锁定和启动车辆发动机的系统。也就是说，在CXPI通信中，总线可以生成可以干扰智能钥匙系统的弱无线电波的噪声。

为了抑制这种噪声，可以改变参考时钟的占空宽度。对于具有不为50％的占空比的参考时钟的占空宽度t，降低了具有n/t(n＝1、2、…...)频率的谐波的功率。例如，通过使参考时钟的占空宽度为14.9μs，可以降低通过将参考时钟CLK乘以七倍而获得的134kHz的谐波的电平。

然而，在这种情况下，控制占空宽度中的2％误差可以使其难以充分地抑制谐波的电平。具体地，由于经由通过模拟电路构成的波形整形电路将参考时钟CLK发送到总线，由于模拟电路导致的变化很大，因此使其难以精确地控制占空宽度。在CXPI通信中，除了参考时钟CLK外，内部生成的时钟可以由RC(电阻器和电容器)振荡器生成并且在单独ECU内使用，并且通常由RC振荡器生成的时钟具有±30-40％的变化。因此，优选以高精度控制参考时钟或内部时钟的占空宽度。以下实施例涉及对参考时钟或内部时钟的占空宽度的控制。

图2A和图2B是图示本实施例的车载电子设备的配置的图。例如，图2A所示的车载电子设备是CXPI系统中的主节点，其对应于图1所示的主节点10。这里，ECU 20被认为是车载电子器件。ECU 20具有MCU 23和收发器24。MCU 23生成参考时钟CLK并且通过收发器24将其传输到总线28。本实施例的MCU 23对应于“生成单元”。收发器24具有内部时钟发生器25、编码/解码单元26和波形整形单元27。MCU 23通过编码/解码单元26、波形整形单元27和总线28将数据(TXD)传输到其他节点并且从其它节点接收数据(RXD)。内部时钟发生器25生成要在ECU 20内使用的时钟iCLK。内部时钟发生器25具有例如RC振荡器，并且从参考时钟CLK生成高频的内部时钟iCLK。

ECU 20还具有时钟调整单元21。时钟调整单元21设有参考时钟CLK和内部时钟iCLK。然后，如图2B所示，时钟调整单元21对参考时钟CLK的一个周期t2中的内部时钟iCLK的时钟数量进行计数。例如，时钟调整单元21具有用于存储输入参考时钟CLK和内部时钟iCLK的寄存器以及用于对每个时钟进行计数的计数器。时钟调整单元21可以计算在参考时钟CLK的时钟中计数的内部时钟iCLK的时钟的平均数。

时钟调整单元21以内部时钟iCLK的计数(或平均数)的速率来调整具有逻辑值“1”的参考时钟CLK的时间处的占空宽度L2。例如，如果内部时钟iCLK的频率大于参考时钟CLK的频率的100倍，则可以以小于1％的精度调整参考时钟CLK的占空宽度。然后，时钟调整单元21将调整的参考时钟CLK输入到收发器24。在收发器24处，调整的参考时钟CLK由编码/解码单元26使用以用于对要传输的数据进行编码，并且将数据从波形发生器27向其他节点进行传输。

ECU 20可以具有时钟调整单元22而不是时钟调整单元21。时钟调整单元22在从收发器24的波形整形单元27向总线传输时获得参考时钟CLK，并且执行调整，使得具有逻辑值“1”的参考时钟CLK的占空宽度为14.9μs。或者，当被测试时，可以通过使用存储设备等来修整参考时钟CLK的占空宽度。

图3是用于说明具有时钟调整单元22的ECU 20的操作的流程图。当时钟调整单元22接收到参考时钟CLK时，图3的过程开始。时钟调整单元22测量参考时钟CLK的占空宽度(S300)。当占空宽度不是14.9μs(S302否)时，时钟调整单元22调整占空宽度(S303)，并且将参考时钟CLK发送到编码/解码单元26。相反，当占空宽度是14.9μs(S302是)时，时钟调整单元22在不调整占空宽度的情况下将参考时钟CLK发送到编码/解码单元26。然后，编码/解码单元26使用参考时钟CLK对数据进行编码(S304)，并且波形整形单元27将编码的数据发送到总线(S306)。

在该实施例中，ECU 20可以具有时钟调整单元21和22中的一个或两个。具有时钟调整单元21的配置实现相对更粗糙的调整，而具有时钟调整单元21的配置实现相对更精细的调整。具有两者的配置可以实现比仅具有它们中的任一个的配置更准确的调整。

当调整具有逻辑值“1”的参考时钟CLK的占空宽度时，时钟调整单元21和22以相对大的调整宽度进行第一调整，然后以比第一调整宽度小的调整宽度逐步调整。

图4是图示时钟调整单元21和22的操作的流程图。在将占空宽度的调整宽度设置为大于14.9μs的初始宽度(S402)后，时钟调整单元21和22测量占空宽度(S404)。当占空宽度不是14.9μs(S406否)时，时钟调整单元21和22以小于初始宽度的宽度调整占空宽度(S408)，然后该过程返回到S404。另一方面，当占空宽度是14.9μs(S406是)时，时钟调整单元21和22不需要执行调整，该过程终止。

应该注意到，在CXPI通信中，在睡眠模式的释放之后并且在根据协议规范的通信开始之前，指定20ms的学习期，使得逻辑值“1”保持在这样的学习期期间。于是，由于可以在学习期期间完成调整，因此实际的通信不受影响。顺便提及，此后的波形调整直到重新进入睡眠模式才执行。

根据第一实施例，由于可以以高精度调整CXPI通信中的参考时钟的占空宽度，因此可以防止对智能钥匙系统和其他系统的无线电波的干扰。此外，即使使用具有更大变化的廉价的RC振荡器来代替昂贵的晶体振荡器等，也可以以高精度调整参考时钟的占空宽度。因此，可以实现电路的简化和低成本。

<第二实施例>

第二实施例在于防止CXPI通信系统中的智能钥匙系统和参考时钟的无线电波之间的干扰，考虑扩频方法作为降低134kHz频带中的谐波电平的手段。扩频方法可以防止参考时钟的功率集中在特定的频带中，从而能够抑制134kHz频带中的谐波的电平。然而，当采用扩频方法时，可关注以下情况。

在扩频系统中，几kHz至几十kHz的频率通常被用作用于扩频的调制频率。这是因为在扩频时钟发生器中，低于几kHz的频带通过相位比较器的反馈控制来去除。然后，仅在相对高的频带中通过扩频抑制功率，而在低频带特别是几kHz至几十kHz的频带中，调制波的功率叠加，从而没有充分抑制功率。CXPI通信的总线的参考时钟是20kHz，其与调制波的几kHz至几十kHz重叠。因此，减少智能钥匙系统和总线参考时钟的无线电波之间的干扰的有效性仍然低。

此外，即使可以充分降低调制波，但在其中观察到9kHz至150kHz的谐波的环境中，根据规定CISPR(国际无线电干扰特别委员会)，用于扩频的分辨率频率需要被设置为200Hz。因此，毕竟分辨率频率是叠加在调制波上，并且降低了134kHz频带的谐波的功率减小效果。

鉴于扩频方法中的以上情况，当满足以下[公式1]时，第二实施例涉及降低期望频带(134kHz)的谐波电平。

[公式1]

RBW<SSMF<TF×SSMR，其中

RBW：分辨率频率，

SSMF：调制频率，

TF：抑制目标频率(134kHz)，以及

SSMR：调制速率(在CXPI通信中为1％)。

第二实施例涉及在满足以上[公式1]的调制频率处对参考时钟执行扩频过程。此外，该实施例涉及关于图2所示的配置的时钟调整单元21和收发器24的修改的示例。

图5是图示在该实施例中的时钟调整单元的配置的图。时钟调整单元50具有诸如频率计算单元51、图形序列器52、周期计算单元54、加法器56和时钟学习单元58的模块。

当由收发器24生成的内部时钟iCLK(例如，4MHz)是输入时，时钟学习单元58对参考时钟CLK(例如，20kHz)的每一时钟计数内部时钟iCLK的时钟。然后，计数结果(例如，200)被发送到加法器56和周期计算单元54。

频率计算单元51设有用于噪声评估的分辨率频率RBW(例如，200Hz)、抑制目标频率TF(134kHz)、调制因数SSMR(例如，0.5％)和参考时钟CLK的输入，并且基于这些因素计算调制频率SSMF(例如，300Hz)。频率计算单元51向图形定序器52发送分辨率频率RBW、抑制目标频率TF、调制速率SSMR、参考时钟CLK以及调制频率SSMF。

基于调制因数SSMR，图形定序器52生成(±0.5，±0)的调制图形并且将该图形连同分辨率频率RBW、抑制目标频率TF、调制速率SSMR、参考时钟CLK和调制频率SSMF发送到周期计算单元54。

周期计算单元54通过将调制图形(±1，±0)应用于时钟CLK的每一个时钟的内部时钟iCLK的时钟计数来导出调制周期。图6A图示要被导出的调制周期。例如，在对应于300Hz的扩频调制频率的3.33ms的每个周期中，周期计算单元54对内部时钟iCLK的时钟计数200执行+1、±0和-1的计算，并且在内部时钟iCLK的时钟计数中分别导出调制周期201、200和199。所导出的调制周期被发送到加法器56。

加法器56将调制周期应用于参考时钟CLK，其改变对于每个调制周期的参考时钟的频率(19.9kHz、20.0kHz和20.1kHz)，并且将它们发送到收发器24。在这种情况下，在图6B中示出了参考时钟CLK的示例。

在图5中，描绘了时钟调整单元50具有诸如频率计算单元51、图形定序器52、周期计算单元54、加法器56和时钟学习单元58的模块的示例；然而，时钟调整单元50的部分或全部可以在模拟电路中实现。例如，周期计算单元54和加法器56可以使用用于延迟对于每个调制图形的参考时钟CLK的多个延迟电路和根据来自图形定序器52的信号选择并且输出来自多个延迟电路的输入中的一个的选择器来进行配置。

图7图示在该实施例中的收发器的配置。收发器7具有用于生成内部时钟iCLK的内部时钟发生器71、用于根据被扩展的频谱的参考时钟CLK执行对MCU传输/接收的数据(TXD、RXD)的编码/解码的编码/解码单元72以及用于向总线发送编码的数据的波形整形单元73。

图8图示波形整形单元73输出的参考时钟CLK的示例。波形整形单元73例如通过使用滤波器使参考时钟CLK的边沿(80、81)变圆来输出参考时钟CLK。该示例描绘了以±X％的调制因数对具有圆边沿的参考时钟CLK的扩频。通过使边沿成圆，可以抑制谐波的电平。

<第三实施例>

在CXPI通信系统中，从节点的收发器降低与参考时钟的下降沿同步的自身生成的内部时钟的边沿。由此，从节点与主节点的处理逻辑同步地执行处理。如果从节点的内部时钟的下降是缓慢的，也就是说，转换速率高，则意外的尖峰噪声叠加到参考时钟并且导致通信质量的恶化。随着转换速率增加，抗噪性变得更差。第三实施例是为了解决涉及对于从节点侧和主节点侧的收发器的这样的问题。

图9图示从节点的收发器的配置。收发器9在图1所示的主节点和从节点的配置中对应于收发器104。收发器9具有波形整形单元90、开关91、开关控制器92、延迟单元93、接口94和输入单元97。

将参考图10描述图9中描绘的单元的操作。图10图示要输入到图9中描绘的单元的信号和从图9中描绘的单元输出的信号。

波形整形单元90接收传输数据TX，以生成低转换速率的数据信号TXb。

延迟单元93将传输数据TX的反信号XTX延迟Δd并且将其作为数据信号TXa发送到开关91。

开关控制器92基于来自MCU的信号SELMS检测到ECU作为从节点操作，并且将选择器信号SEL发送到开关91。开关控制器92将这样的选择器信号SEL发送到开关91，以使得开关91在传输数据TX从高降到低时选择数据信号TXa或者在传输数据TX从低上升到高时选择数据信号TXb。

响应于选择器信号SEL，开关91选择性地输出数据信号TXa或TXb作为信号TXc。因此，信号TXc与数据信号TX的上升同步地急剧上升(即，以低转换速率)，或者与数据信号TX的下降沿同步地缓慢下降(即，以高转换速率)。信号TXc被发送到接口94。

响应于信号TXc，接口94生成并且输出时钟pCLK，当信号TXc处于低电平时，该时钟pCLK处于高电平，或者当信号TXc处于高电平时，该时钟pCLK处于低电平。然后，该时钟pCLK叠加在经由总线从主节点接收的参考时钟CLK上。

图11A-11C是用于图示其中从节点的内部时钟被叠加在参考时钟CLK上的情况的图。图11A图示在不应用该实施例的情况下的参考时钟CLK、内部时钟iCLK和叠加了内部时钟iCLK的参考时钟CLK_1。图11B和图11C图示了本实施例的参考时钟CLK、由收发器生成的时钟pCLK、叠加了时钟pCLK的参考时钟CLK_2。

如图11A所示，当内部时钟iCLK具有以高转换速率的缓慢下降时，变为低的内部时钟iCLK和参考时钟CLK的时间彼此不匹配，并且在参考时钟CLK_1中出现尖峰11。另一方面，如图11B所示，通过降低时钟pCLK的转换速率来急剧地下降，对于变为低的时钟pCLK和参考时钟CLK的时间匹配，并且可以防止参考时钟CLK_1中的尖峰。

在CXPI中，执行20Kbps的通信，并且最大转换速率被限制为5V/μs。在优选示例中，鉴于对应于5V/μs的转换速率的延迟时间为2.4μs，用于在延迟单元93处延迟数据信号TX的时间被设置为1μs-2μs。如图11C所示，如果延迟时间太短，则在参考时钟CLK变为低电平之前，时钟pCLK变为低电平，从而参考时钟CLK_1的精度变差。然而，如上所述，通过设置适当的延迟时间，可以防止参考时钟中尖峰的出现并且可以保持优选的信号精度。

在通过使用电阻器和电容器来配置延迟单元93的延迟电路的情况下，通过测量参考时钟CLK在电压电平的高/低检测阈值之间转换的时间，可以基于所测量的转换时间和电池电压(例如，12V)来计算转换速率。然后，基于所计算的转换速率，可以计算从参考时钟CLK的低检测到0V的转换时间，并且基于所计算的转换时间，可以适当地设置延迟电路的RC时间常数。

在该实施例的修改的示例中，代替主节点，从节点中的一个生成参考时钟CLK并且向CXPI通信网络的总线发送该参考时钟CLK。图9所示的收发器9操作以输出将在图12示出的信号。

图12图示在修改的示例中输入到图9所描绘的单元的信号和从图9所描绘的单元输出的信号。参考图12，将描述修改的示例中的单元的操作。

波形整形单元90和延迟单元93的操作与图10中的操作相同。

开关控制器92基于来自MCU的信号SELMS检测到ECU作为主节点操作，并且将选择器信号SEL发送到开关91。在该修改的示例中，选择器信号SEL始终处于低电平。因此，开关91输出波形整形的数据信号TXb作为信号TXc。因此，信号TXc的边沿以相对高的转换速率上升和下降。信号TXc被发送到接口94并且作为参考时钟CLK发出。

<第四实施例>

在CXPI通信的主节点中，MCU与参考时钟同步地向收发器发送高电平或低电平的数据信号。然后，根据从MCU接收的参考时钟，收发器调制数据信号的脉冲宽度。例如，如图13A所示，收发器在时钟CLK的下降沿的时间处，当数据信号TXD处于高电平时，生成对应于值“1”的高占空比数据信号TX，或者当数据信号TXD处于低电平时，生成对应于值“0”的低占空比数据信号TX，并且将该数据信号TX发送到总线。

利用MCU，参考时钟的生成和传输以及数据信号的串行传送各自在彼此分开地操作的分开的宏中实现。因此，当收发器使用从MCU接收的参考时钟来处理数据信号时，可以存在其中所接收的参考时钟和数据信号不同步并且不能发出正确的数据的情况。例如，如图13B所示，当参考时钟CLK的下降沿对应于数据信号TXD的下降沿或上升沿的中间(1301、1302)时，数据信号TXD的电平不能被确定为是高还是低，从而不能生成准确的数据信号TX。

在CXPI通信中，MCU和收发器之间的数据通信通过在一个字节数据之前和之后添加识别位而以总共10位的单位执行。此时，在收发器中，执行位仲裁。在仲裁失败的情况下，收发器立即停止数据信号到总线的传递。在这种情况下，由于CXPI这样的指定，在如上所述的情况下正确的数据不能通过收发器来传输，数据通信可被中止从而降低吞吐量。因此，优选为向MCU提供用于控制参考时钟和数据信号的同步的模块。然而，这样的模块添加可以引发增加MCU处理负载的风险。

另外，从节点使用经由总线从主节点接收的参考时钟来传输和接收数据信号。从节点的MCU从收发器接收从总线接收的参考时钟，并且进行控制处理，使得MCU与参考时钟同步操作。然而，提供这样的控制模块可能增加MCU处理负载。可选地，例如，添加引脚以在收发器和MCU之间传递参考时钟可以是可能的，但是这导致电路的复杂化。

鉴于上述内容，本实施例涉及CXPI通信的主节点或从节点的收发器，其可以实现准确的数据通信，即使参考时钟和数据信号异步操作。

图14图示主节点或从节点的收发器的配置。收发器130具有模拟电路单元131和数字电路单元132。

模拟电路单元131具有用于从电池获得电力的电源电路1311、由使能信号NSLP激活以向数字电路单元132供应时钟信号的振荡器1312、用于去除从总线接收的信号中的噪声的滤波器1313以及用于整形要被传输到总线的信号的波形的波形整形单元1314。

数字电路单元132具有时钟切换单元1321、周期测量单元1322、边沿检测单元1323、计算单元1324、同步单元1325、解码单元1326、编码单元1327、位仲裁单元1328和模式切换单元1329。

时钟切换单元1321基于选择信号sRef确定设备是主节点还是从节点。然后，时钟切换单元1321在主节点的情况下选择从MPU(微处理器单元)发送的参考时钟CLK作为波特率，或者在从节点的情况下选择经由总线从主节点发送的参考时钟作为波特率。所选择的波特率被发送到周期测量单元1322和边沿检测单元1323。在本实施例中，选择为波特率的参考时钟将在下文中被称为“波特率时钟”。

这里，参考图15A、图15B和图16，将描述周期测量单元1322、边沿检测单元1323、计算单元1324、同步单元1325、解码单元1326、编码单元1327、位仲裁单元1328和模式切换单元1329的操作。图15A和图15B图示从MPU输入的数据信号TXD、波特率时钟bCLK和用于输出的数据信号TX。在图15A和图15B中，其图示了波特率时钟的下降沿EC1、EC2...和数据信号TXD的起始位的下降沿ET1和上升沿ET2。图16是用于图示单元的操作的流程图。

结合图15A参考图16，周期测量单元1322测量波特率时钟bCLK的周期T(S160)。例如，RC振荡器用于测量。测量结果被发送到计算单元1324。

边沿检测单元1323检测从MPU发送的数据信号TXD的第一位的下降沿ET1(S161)，并且检测波特率时钟bCLK的下降沿EC2(S162)，以检测从数据信号TXD的下降沿ET1直到波特率时钟bCLK的下降沿EC1的时间段T1，即，检测相位差(S163)。在优选示例中，边沿检测单元1323可以多次检测时间段T1以计算平均值。由此，可以以更高的精度检测时间段T1。边沿检测单元1323还从样本中排除低于预定的下限的较短的时钟和超过预定的上限的较长的时钟。由此，可以消除噪声的影响。

计算单元1324根据波特率时钟bCLK确定是否可以输出准确的数据TX。更具体地，计算单元1324确定从数据信号TXD的下降沿ET1到波特率时钟bCLK的下降沿EC1的时间段T1是否大于波特率时钟的周期T的50％(S164)。

如果时间段T1大于周期T的50％(S164是)，则计算单元1324确定数据信号TXD可以在下降沿EC1处被采集(S165)，并且通过以下公式计算以下数据采集定时TS(S166)。

TS＝EC1+T1/2

然后，同步单元1325在采集定时TS处采集数据信号TXD的值，即，值“0”对应于低电平或者值“1”对应于高电平(S167)，并且在波特率时钟bCLK的随后的下降沿处将所采集的数据作为数据信号TX输出到编码单元1327和位仲裁单元1328(S168)。

计算单元1324确定是否完成结束位的处理(S169)，并且如果结束位已被处理(S169是)，则该过程终止。另一方面，如果结束位未被处理(S169否)，则计算单元1324通过以下公式来更新后面的周期中的采集定时TS(S171)。

TS＝TS+T

因此，可以获得从波特率时钟bCLK的边沿偏移的数据采集定时。然后，该过程返回到步骤S166。

在步骤S164处，在根据波特率时钟bCLK确定不能输出准确的数据TX的情况下，也就是说，从数据信号TXD的下降沿ET1到波特率时钟bCLK的下降沿EC1的时间段T1小于波特率时钟的周期T的50％(S164否)，该过程进行到步骤S170。在这种情况下，波特率时钟bCLK和数据信号TXD和TX在图15B中示出。在这种情况下，计算单元1324通过以下公式来计算以下的数据采集定时TS(S170)。

TS＝EC1+(T1+T)/2

然后，同步单元1325在采集定时TS处采集数据信号TXD的值(S167)，并且在波特率时钟bCLK的随后的下降沿处作为数据信号TX将其输出到编码单元1327和位仲裁单元1328(S168)。

通过上述过程，当根据波特率时钟bCLK可以输出准确的数据TX时，也就是说，从数据信号TXD的下降沿ET1到波特率时钟bCLK的下降沿EC1的时间段T1长于波特率时钟bCLK的周期T的50％，执行以下处理。如图15A所示，在起始位处，边沿EC1的数据信号TXD的值“0”被采集并且在边沿EC1的定时处作为数据信号TX输出。然后，在起始位后，数据信号TXD的值“1”、“0”......分别在时间(EC1+T1/2)、(EC2+T1/2)...处被采集，并且分别在边沿EC2、EC3的定时处作为数据信号TX输出。

另一方面，当根据波特率时钟bCLK不能输出准确的数据TX时，也就是说，时间段T1等于或小于周期T的50％时，执行以下处理。如图15B所示，在起始位处，数据信号TXD的值“0”在定时(EC1+(T1+T)/2)处被采集并且在边沿EC2的定时处作为数据信号TX输出。然后，类似地，数据信号TXD的值“1”、“0”...分别在定时(EC2+(T1+T)/2)、(EC3+(T1+T)/2)......处被采集，并且分别在边沿EC3、EC4......的定时处作为数据信号TX输出。

注意，在用于更新后续周期中定时TS的采集的步骤S171的修改中，可以使用除了上述的那些公式外的公式。例如，当根据波特率时钟bCLK可以输出准确的数据TX时，也就是说，时间段T1长于周期T的50％时，可以使用以下公式。

TS＝TS+T×3/4

另一方面，当根据波特率时钟bCLK不能输出准确的数据TX时，也就是说，时间段T1等于或小于周期T的50％时，可以使用以下公式。

TS＝TS+T×5/4

返回到图14，位仲裁单元1328将从同步单元1325传输的数据信号TX的位仲裁结果返回到编码单元1327。在做出位仲裁的条件下，编码单元1327与从时钟切换单元1321发送的波特率时钟bCLK同步地将从同步单元1325传输的数据信号TX转发到模式切换单元1329。模式切换单元1329通过使能信号NSLP进入到正常模式，并且将编码的数据信号TX发送到波形整形单元1314。然后，数据信号TX经由波形整形单元1314被传输到总线。

顺便提及，从总线获得然后通过滤波器1313的信号被发送到时钟切换单元1321和解码单元1326。以这种方式，时钟切换单元1321获得经由总线从主节点发送的参考时钟。另一方面，解码单元1326对所接收的数据信号进行解码并且将其发送到位仲裁单元1328和模式切换单元1329。模式切换单元1329在正常模式下向MPU输出编码的数据信号作为数据信号RVD。

根据该实施例，通过主节点的MPU甚至异步地生成参考时钟和数据信号，正确的数据信号可以被发送到总线。

<第五实施例>

在CXPI通信系统中，主节点ECU和从节点ECU各自在诸如正常模式、睡眠模式和待机模式的模式下操作。在正常模式下，ECU执行数据信号的编码/解码和网络上的数据通信。在ECU为主节点的情况下当满足对于睡眠模式的条件时，或者在ECU为从节点的情况下当接收来自主节点的睡眠帧时，ECU从正常模式转换到睡眠模式。在睡眠模式期间，ECU停止数据信号的编码/解码及数据通信，以降低功率消耗。在睡眠模式期间，如果出现唤醒因素，则每个ECU将转换到待机模式。待机模式是从睡眠模式到正常模式的转换模式，并且在待机模式期间，ECU在网络上执行数据传输/接收而无需对数据信号进行编码/解码。

当主节点和从节点均处于睡眠模式时，可以存在从节点在主节点之前转换到待机模式并且将唤醒信号发送到主节点的情况。通过唤醒信号激活的主节点通过待机模式转换到正常模式并且将PWM编码的参考时钟发送到总线。然后，从节点经由总线接收参考时钟。在这种情况下，如果从节点仍然处于待机模式，则从节点的收发器可以将参考时钟转发到MCU而无需解码。因此，MCU可能会不能接收参考时钟，并且可能发生故障。可选地，收发器可以通过停止向MCU转发参考时钟来防止MCU发生故障。然而，即使在这种情况下，MCU也不能检测到参考时钟的输入，从而不能取消待机模式并且保持在其中。

鉴于上述内容，本实施例涉及即使在待机模式期间接收参考时钟时也会避免故障的从节点。

参考图17和图18，将描述本实施例的配置和操作。图17图示本实施例的从节点的收发器的配置。图18图示在图17的配置中的单元之中交换的信号。

图17中的收发器170对应于图1所示的主节点和从节点的配置中的收发器104。在收发器170中，振荡器1701向定时器1702提供内部时钟并且定时器1702将控制信号适当地发送到其他单元。接口1704控制信号到总线的传递。

将描述用于从MPU接收数据信号并且向总线发送该数据信号的操作。从MPU发送的数据信号TXD由编码单元1706编码并且被发送到编码模式切换单元1707。

根据从MCU发送的使能信号NSLP的值是“1”还是“0”，编码模式切换单元1707启用编码(当“1”时)或者禁用编码(当“0”时)。当MPU选择正常模式时，通过使能信号NSLP启用编码。另一方面，当MPU选择睡眠模式或者在从睡眠模式到正常模式转变期间的待机模式时，通过使能信号NSLP禁用编码。当启用编码时，编码模式切换单元1707将编码的数据信号TXD发送到波形整形单元1708。

根据从主节点发送的参考时钟CLK，波形整形单元1708通过接口1704发送数据信号TXD并且发送到总线。

将解释从总线接收的信号的处理操作。经由接口1704从总线接收的参考时钟CLK由接收放大器1705放大，并且作为所接收的时钟RXCLK被发送到解码单元1709、解码模式切换单元1710和输出选择单元1712。如图18所示，所接收的时钟RXCLK具有比参考时钟CLK更低的转换速率，其具有对应于参考时钟CLK的逻辑值的占空比。

返回到图17，解码单元1709对所接收的时钟RXCLK进行解码，以生成解码的数据RXD和阈值时钟tCLK。如图18所示，阈值时钟tCLK的脉冲宽度w对应于参考时钟CLK的低电平脉冲宽度的上限。也就是说，参考时钟CLK的逻辑值在其低电平脉冲宽度小于w时为“1”，或者在低电平脉冲宽度大于w时为“0”。然后，当参考时钟CLK的低电平脉冲宽度小于w时，阈值时钟tCLK具有对应于宽度w的低电平的占空比，而当参考时钟CLK的低电平脉冲宽度等于或大于w时，阈值时钟tCLK具有对应于宽度w的高电平的占空比。

返回到图17，解码单元1709将阈值时钟tCLK输出到输出选择单元1712，并且将解码的数据RXD输出到解码模式切换单元1710。

输出选择单元1712根据使能信号NSLP的值“1”或“0”将输出切换到MCU。例如，当MPU处于正常模式时，使能信号NSLP具有值“1”。响应于此，输出选择单元1712选择阈值时钟tCLK并且将其输出到MCU作为输出时钟oCLK。在这种情况下，阈值时钟tCLK具有对应于参考时钟的逻辑值的占空比。另一方面，当MPU处于睡眠或待机模式时，使能信号NSLP具有“0”的值。响应于此，输出选择单元1712选择所接收的时钟RXCLK并且将其输出到MCU作为输出时钟oCLK。例如，输出时钟oCLK被输入到MPU侧的中断终端。

解码模式切换单元1710以及编码模式切换单元1707根据使能信号NSLP的值是“1”还是“0”来启用解码(当“1”时)或者禁用解码(当“0”时)。也就是说，在正常模式下，启用解码，而在睡眠模式或待机模式下，禁用解码。当启用解码时，解码模式切换单元1710根据参考时钟CLK输出解码的数据信号RXD。数据信号RXD被发送到输出控制单元1714。

输出控制单元1714根据使能信号NSLP的值是“1”还是“0”实现数据信号RXD到MPU的传输(当“1”时)，或者禁止数据信号RXD到MPU的传输(当“0”时)。例如，当MPU处于正常模式时，使能信号NSLP具有值“1”。响应于此，输出控制单元1714将数据信号RXD发送到MPU。另一方面，当MPU处于睡眠或待机模式时，使能信号NSLP具有值“0”。响应于此，输出控制单元1714停止数据信号RXD的传输。

图19图示在该实施例中的从节点和主节点的通信序列。图19描绘了从节点的MCU 180、收发器170、主节点的MCU 182和收发器181的通信序列。这里，为了方便起见，这些节点分别被称为从MCU 180、从收发器170、主MCU 182和主收发器181。从收发器170和主收发器181经由总线(未示出)连接。在该实施例中，从MCU 180对应于“控制单元”。

从MCU 180将低电平(逻辑“0”)的使能信号NSLP发送到从收发器170(S1800)，以将从收发器170变换到睡眠模式。然后，当唤醒因素发生时，从MCU 180向从收发器170发送唤醒信号(S1802)。从收发器170将没有被PWM编码的唤醒信号传输到主收发器181(S1804)。

主收发器181向主MCU 182发送所接收的唤醒信号(S1806)。主MCU 182检测唤醒信号(S1808)。响应于此，从睡眠模式转换为待机模式，主MCU 182生成参考时钟CLK并且将其发送到主收发器181(S1810)。主MCU 182将高电平(逻辑值“1”)的使能信号NSLP发送到主收发器181(S1811)。响应于此，主收发器181转换到正常模式并且将PWM编码的参考时钟CLK传输到总线(S1812)。

从收发器170接收PWM编码的参考时钟CLK(S1814)。如果此时还没有转换到正常模式，也就是说，仍然处于待机模式，则从收发器170将未解码的接收时钟CLK发送到从MCU 180(S1816)，并且停止解码的数据信号RXD的传输。

从MCU 180检测参考时钟CLK(S1818)，并且为了转换到正常模式，将高电平(逻辑“1”)的使能信号NSLP发送到从收发器170(S1820)。

然后，从收发器170转换到正常模式并且对已经接收的PWM编码的参考时钟CLK进行解码(S1822)。然后，从收发器170向从MCU 180发送解码的阈值时钟tCLK(S1824)，并且向从MCU 180发送解码的数据信号RXD(S1825)。

根据上述实施例，由于从节点的MCU在待机模式下测量中断引脚的时钟，因此可以检测来自主节点的参考时钟CLK。响应于此，通过转换到正常模式，从节点可以使用解码的参考时钟无故障地转换到正常操作。

<第六实施例>

可以存在执行使用异步时钟的通信的情况，其中操作时钟在电路之间不同。在使用异步时钟的这种通信中，可以考虑亚稳态，使得数据在设置和保持的定时处保持在中间电位中。假如两级触发器被提供给接收电路作为用于亚稳态的对策，则在接收侧总是耗费两个时钟，其导致延迟。另外，在当电路之间的异步时钟不再保持预定的相位差时暂时暂停数据传递的操作的情况下，由于暂时暂停而引起的延迟可能造成不便。

第六实施例涉及用于控制以异步时钟操作的传输/接收电路的电路，使得保持时钟之间的相位差。为了去除亚稳态，目的之一是提供能够实现高速数据传输和接收的数据接收电路和时钟控制电路。

图20图示本实施例的电路的配置。在本文呈现的实施例中，术语“部件”、“设备”和“系统”不仅意味着物理机构，而且包括通过软件实现“部件”、“设备”和“系统”具有的功能。它们包括用于控制传输侧电路201和接收侧电路202之间的利用异步时钟的数据通信的控制单元203以及分别提供给传输侧电路201和接收侧电路202的延迟单元204和205。

向传输侧电路201供应来自时钟发生器(未示出)的时钟CLKA。时钟CLKA由延迟单元204的延迟电路2041延迟。根据来自控制单元203的控制信号，延迟单元204的选择器2042选择性地将时钟CLKA或延迟的时钟CLKA’发送到触发器电路FF1。

向接收侧电路202供应来自时钟发生器(未示出)的时钟CLKB。时钟CLKB由延迟单元205的延迟电路2051延迟。根据来自控制器203的控制信号，延迟单元205的选择器2052选择性地将时钟CLKB或延迟的时钟CLKB’发送到触发器电路FF2。

控制单元203具有相位差检测单元206、预测单元207和选择器208。可以通过使用DSP、ASIC或微型计算机来配置控制单元203。这里，参考图21-25，将描述控制器203的操作。图21、图22和图24是图示该实施例的电路的操作的流程图。图23图示时钟CLKA和CLKB的示例。

相位差检测单元206被输入有时钟CLKA和时钟CLKB并且获得时钟CLKA和时钟CLKB之间的相位差(图21，S210)。在图22中示出了该步骤S210的细节。

相位差检测单元206首先执行初始相位差检测(图22，S220)。在图24中进一步示出了该步骤S220的细节。

相位差检测单元206设置采样数(S241)，并且通过已知方法检测时钟CLKA和时钟CLKB之间的相位差(S242)。然后，在当前检测的相位差大于时钟CLKA的周期(S243是)并且当前检测的相位差大于先前检测的相位差(S244是)时，相位差检测单元206检查是否完成采样(S248)。如果未完成采样，则该过程返回到步骤S242。

在当前检测的相位差等于或小于时钟CLKA的周期(S243否)并且相位差的预测超过CLKA的周期或者下一个相位差的检测结果超过CLKA的周期(S246否)时，或者在当前检测的相位差小于先前检测的相位差(S244否)时，并且当前检测的相位差大于存储的相位差(S245是)，相位差检测单元206存储当前的相位差(S247)。另一方面，在当前检测的相位差等于或小于时钟CLKA的周期(S243否)，初始相位差大于时钟CLKA的周期(S246是)，以及当前检测的相位差等于或小于存储的相位差(S245否)时，该过程进行到步骤S248。

当完成采样时(S248是)，相位差检测单元206采用存储的相位差作为初始相位差(S249)，并且在图24中结束该过程。

返回到图22，相位差检测单元206执行步骤S221。也就是说，如图23所示，相位差检测单元206检测时钟CLKA的周期α和时钟CLKB的周期β(其中β>α)，并且计算时钟CLKA和时钟CLKB之间的相位差θ，其中θ的余数＝β/α。所计算的相位差θ被发送到预测单元207。然后，相位差检测单元206通过获得在步骤S221处获得的相位差θ和在步骤S220处获得的初始相位差的和来计算当前的相位差(S222)。

返回到图21，基于时钟CLKA和时钟CLKB之间的关系以及相位差θ，预测单元207预测在发生亚稳态时的周期(S212)。更具体地，在当前的相位差大于时钟CLKA的周期的情况下，预测单元207预测在当前的相位差和时钟CLK的周期之间的差作为发生亚稳态时的周期。然后，如果下一周期中的相位差θ大于时钟CLKA的周期(S213是)，则预测单元207从下一周期中的相位差θ中减去时钟CLKA的周期的值(S215)。

然后，选择单元208基于预测的亚稳态发生周期确定时钟CLKB在时钟CLKA的周期α的前半部分中上升还是在后半部分中上升(S214)。更具体地，选择单元208关于相位差γ在以下公式成立时确定前半部分。

γ+(β-αx)<β/2

这里，x是包括在时钟CLKB的一个周期β中的时钟CLKA的周期α的数目。另一方面，选择单元208在以下公式成立时确定后半部分。

γ+(β-αx)>＝β/2

当时钟CLKB的上升沿在时钟CLKA的周期α的前半部分中时(S214是)，选择单元208向每个延迟单元204和205发送控制信号，使得在传输侧电路201上选择时钟CLKA而在接收侧电路上选择时钟CLKB’(S216)。在这种情况下，延迟单元205通过将设置和保持时间的和与时钟CLKB相加来生成时钟CLKB’。相反地，当时钟CLKB的上升沿在时钟CLKA的周期α的后半部分中时(S214否)，选择单元208向每个延迟单元204和205发送控制信号，使得在传输侧电路201上选择时钟CLKA’而在接收侧电路上选择时钟CLKB(S218)。在这种情况下，延迟单元204通过将设置和保持时间的和与时钟CLKA相加来生成时钟CLKA’。

图25是信号的时序图。图25描绘了时钟CLKA、CLKA’、CLKB和CLKB’、触发器电路FF1的输入D1和Q1以及触发器电路FF2的输出Q2。横坐标轴表示时间。在图25中，映射了上述过程的定时T2501-T2511。

在定时T2501处，执行步骤S220。然后，在定时T2502处，执行步骤S221、S222和S214-S214。在图25的这一部分中，时钟CLKB的上升沿在时钟CLKA的周期α的前半部分中。然后，在定时T2503处，执行步骤S212和S216并且选择时钟CLKB’。然后，在定时T2504处，用时钟CLKB’接收用时钟CLKA传输的数据。

在定时T2505处，执行步骤S222。当前的相位差θ被确定为γ+(β-αx)。这里，当前的相位差θ没有超过时钟CLKA的周期α。然后，执行步骤S214-S214。在图25的这一部分中，时钟CLKB的上升沿在时钟CLKA的周期α的后半部分中。然后，在定时T2506处，执行步骤S212和S216并且选择时钟CLKA’。然后，在定时T2507处，用时钟CLKB接收用时钟CLKA’传输的数据。

在定时T2508处，执行步骤S222。当前的相位差θ被确定为γ+(β-αx)+(β-αx)。这里，当前的相位差θ没有超过时钟CLKA的周期α。然后，执行步骤S214-S214。在图25的这个部分中，时钟CLKB的上升沿在时钟CLKA的周期α的后半部分中。然后，执行步骤S212和S216并且选择时钟CLKA’。然后，在定时T2509处，用时钟CLKB接收用时钟CLKA’传输的数据。

在定时T2510处，执行步骤S222。当前的相位差θ被确定为γ+(β-αx)+(β-αx)+(β-αx)。这里，由于当前的相位差θ超过时钟CLKA的周期α，因此计算当前的相位差之间的差(θ-α)，换言之计算γ。然后，γ被确定为在时钟CLKA的周期α的前半部分中，并且执行步骤S212和S216，从而选择时钟CLKB’。然后，在定时T2511处，由时钟CLKA传输的数据通过时钟CLKB’接收。

根据本实施例，通过适当地保持传输侧电路和接收侧电路的时钟之间的相位差，可以避免亚稳态。因此，可以执行数据通信而没有造成不便，并且该实施例可以优选地应用于频繁访问寄存器、高速读/写电路等。可以应用图24的初始相位差的计算流程图来调整相位差的误差。

<第七实施例>

对于车载LAN，为了抑制由于谐波与其他设备的辐射的干扰，通过波形整形使脉冲信号的边沿变圆，并且使用相当接近正弦波形的方波信号。对于波形整形，使用DA(数模)转换器等。在每个ECU中，整形的信号存储在输出缓冲器中并且在由多级非反相放大器电路等适当地放大之后被发送到总线。

此外，利用车载LAN，可以存在这样一种情况：由于行进期间的振动而断开对电源或接地的接线，并且要供应给总线的电压波动。为了防止电流由于电压波动而从总线流回，可以采用图26所示的配置。图26是图示ECU的收发器的示意图。从MPU发送的输出信号被输入到输入端IN，并且通过波形整形单元261经历波形整形。然后，信号由输出级260的放大器262进行多级放大并且被供应给晶体管开关263。总线二极管264和265被提供给输出端OUT的电源(VBAT)侧和接地(GND)侧，用于防止反向电流。由此，即使当接地断开时，总线电压也保持高于电源电位，并且即使当与电源断开时，总线电压也保持低于接地电位。

图27图示了图26的配置中的信号的示例。通过放大器262将传输信号S270放大N倍而获得的传输信号S271是接近正弦波的方波信号，其具有几乎等于电源VBAT的电位的高电平和几乎等于接地GND电位的低电平。然而，当传输信号S271在放大之后从输出端OUT发出时，波形被变形使得高电平从电源电位降低二极管264和265的正向电压降VF，并且低电平从接地电位升高VF。然后，可以分别在原始预期的上升沿和下降沿上发生延迟Δ272和Δ273。

此外，当传输信号S271处于高电平时，为了抑制晶体管开关263的泄露电流，晶体管开关263通过信号S270下降到低电平而断开。然后，当传输信号S270再次上升到高电平时，可以在将晶体管开关263接通达到晶体管开关263的栅极的阈值电压Vth的时候发生延迟Δ274。

对于车载LAN，使用LIN或CXPI通信协议，并且在CXPI通信中，在总线上传递的信号被指定进行PWM编码，从而使用比LIN更高频率的脉冲信号。在这种情况下，上述延迟可以恶化数据通信信号的质量。可选地，可以降低信号转换速率，使得信号边沿急剧地上升，但是这样做可以增强高次谐波。

鉴于上述内容，本实施例涉及用于抑制谐波和用于防止信号延迟的ECU的收发器。

图28图示了本实施例的收发器的配置。图28的收发器具有用于处理图27所示的延迟Δ272和Δ273的配置。在构成CXPI通信系统中的每个节点的ECU中提供收发器，并且该收发器具有用于PWM编码和传输从MPU(未示出)发送的总线传输信号的配置。

该收发器具有振幅设置单元280、波形整形单元281以及输出缓冲器282。每个单元连接到电源电位VBAT和地电位GND。从输入端IN输入的传输信号由波形整形单元281的op-amp(运算放大器)2810放大并且被发送到输出缓冲器282。在输出缓冲器282中，晶体管开关2824受到通过op-amp 2825放大的传输信号的调谐的通断控制，并且与此同步，传输信号从输出端OUT发出到总线。输出端OUT的电源侧和接地侧分别设有二极管2822和2823，用于在由于断开连接而导致的电位电压波动的情况下防止反向流动。

振幅设置单元280和波形整形单元281分别通过二极管283和284连接到电源电位VBAT和接地电位GND。二极管283和284具有与输出缓冲器282的二极管2822和2823相同的规格。由此，振幅设置单元280和波形整形单元281具有与输出缓冲器282相同的电流密度的电流流动，并且在比电源电压VBAT低了二极管283、284、2822和2823的正向电压降VF的电位和比接地电位GND高了VF的电位之间的电压中操作。此时，波形整形单元281的op-amp 2810的反馈端子和输出缓冲器282的op-amp 2825的反馈端子还连接到比接地电位GND高了VF的电位。

振幅设置单元280向波形整形单元281发送由电压检测单元2801检测的电压。波形整形单元281生成具有感测的电压的振幅的传输信号并且由op-amp 2810将其放大。放大的传输信号被发送到输出缓冲器282并且相应的信号被发送到总线。

这里，图29图示由信号波形整形单元281生成的信号和从输出缓冲器282发送的信号的示例。由波形发生器281生成的传输信号S291具有在电位(VBAT-VF)和电位(GND+VF)之间的振幅，具有((VBAT-2VF)×1/N+VF)的高电平电位和(GND+VF)的低电平电位。该信号被放大N倍，以获得具有(VBAT-VF)的高电平电位和(GND+VF)的低电平电位的传输信号S292。因此，通过减去二极管的正向电压降来执行传输信号的波形整形，可以生成并且发出传输信号，其在传输的时间处不受二极管的正向电压降的影响。因此，可以防止从输出缓冲器282发送的信号相对于由信号波形整形单元281生成的信号被延迟。

图30图示该实施例的另一方面。该方面具有用于处理图27所示的延迟Δ274的配置。在图30中，下拉电压发生器301连接到输出缓冲器300。下拉电压发生器301通过开关SW1向栅极供应低于输出缓冲器300的晶体管开关302的阈值电压Vth且高于接地电压的电压。由此，当传输信号的边沿上升时，与边沿从接地电平上升时相比，传输信号的电压可以在更短时间内达到阈值电压Vth。因此，如图27所示，可以减少要发送到总线的传输信号的延迟Δ274。

图31图示优选的示例。该示例的收发器具有振幅设置单元3100、波形整形单元3101、输出缓冲器3102和下拉电压发生器3103。

图32图示图31中示出的示例的修改的示例。在图32中，与图31重叠的元件由与图31中的参考数字相同的参考数字表示。在图32的示例中，当波形整形单元3101的输出信号WS_输出达到预定的参考电压Vrc时，比较器3200接通开关SW1。由于来自波形整形单元3101的输出信号的高电平是从电源电压VDD降低了二极管283的正向电压降的电压VDOWS，甚至是更低的电压，例如，通过电阻R1的电压降的更低的电压被用作用于接通开关SW1的参考电压Vrc。由此，如图33所示，传输信号WS_输出随着输入到波形整形单元3101的传输信号TXD的上升而上升，并且在传输信号WS_输出达到高电平之前接通开关SW1。以这种方式，用于接通晶体管开关2824的栅极电压被允许通过下拉电压发生器3103提前提升到接近阈值电压Vth，从而晶体管开关2824可以随着传输信号WS_输出上升而接通。

图34图示图31中示出的示例的又一个修改的示例。在图34中，与图31重叠的元件由与图31中的参考数字相同的参考数字表示。在图34的示例中，延迟电路3400将输入信号TXD延迟到波形整形单元3101，并且当延迟的输入信号TXD达到高电平时，接通开关SW1。由此，如图35所示，传输信号WS_输出随着输入到波形整形单元3101的传输信号TXD的上升而上升，并且可以几乎在传输信号WS_输出达到高电平的同时接通开关SW1。以这种方式，用于接通晶体管开关2824的栅极电压从阈值电压Vth的附近上升，并且因此晶体管开关2824可以在没有来自传输信号WS_输出的上升沿的显著延迟的情况下接通。

图36图示图34中示出的配置的修改的示例。除了延迟电路3400外，该配置具有在波形整形单元3101之前的延迟电路3600，使得传输信号TXD、由延迟电路3600进一步地延迟的传输信号TXD1、以及通过延迟电路3400再进一步地延迟传输信号TXD1而获得的传输信号TXD2的逻辑积接通输出缓冲器3102的开关SW1。由此，如图37所示，传输信号WS_输出随着传输信号TXD的上升而上升，并且可以几乎在传输信号WS_输出达到高电平的同时接通开关SW1。与图34的示例相比，图36的配置具有当开关SW1保持接通时的更短的时间段。通过这样做，在获得与图34等效的有利效果的同时，可以节省电力。

根据该实施例，利用LIN和CXPI的车载LAN，即使在使用低转换速率的传输信号以便抑制谐波的情况下，也可以防止传输的信号的延迟。

虽然已经基于实施例和附图描述了本发明，但是应该注意，基于本公开，各种变化和修改对于本领域的技术人员将是明显的。因此，这样的变化和修改被理解为包括在本发明的范围内。例如，包括在各种成员和步骤中的功能等可以以任何逻辑一致的方式重新排序。此外，组件或步骤可以组合为一个或被分割。

上述实施例总结为以下列出的补充条款。

(补充条款1)一种车载电子设备，包括：

生成单元，其被配置为生成第一时钟，用于通过CXPI通信网络与另一车载电子设备进行数据通信；以及

调整单元，其被配置为调整第一时钟的占空宽度。

(补充条款2)根据补充条款1所述的车载电子设备，其中

调整单元生成具有比第一时钟的频率更高的频率的第二时钟，并且以对应于第一时钟的周期的第二时钟的多个时钟的比率调整第一时钟的占空宽度。

(补充条款3)根据补充条款1或2所述的车载电子设备，其中

调整单元在编码要传输的数据之前调整第一时钟的占空宽度。

(补充条款4)根据补充条款1-3中的任一项所述的车载电子设备，其中

当传输要传输的编码的数据时，调整单元调整第一时钟的占空宽度。

(补充条款5)根据补充条款1-4中的任一项所述的车载电子设备，其作为CXPI通信网络的主节点执行。

(补充条款6)一种车载电子设备，包括：

生成单元，其被配置为生成第一时钟，用于通过CXPI通信网络与另一车载电子设备进行数据通信；以及

调整单元，其被配置为对第一时钟执行频谱扩展。

(补充条款7)根据补充条款6所述的车载电子设备，其中

基于第一时钟的频率和预定的调制比，调整单元获得频谱扩展的调制频率。

(补充条款8)根据补充条款6或7所述的车载电子设备，其中

调制频率大于200Hz并且小于预定的目标频率和预定的调制比的乘积。

(补充条款9)根据补充条款6-8中的任一项所述的车载电子设备，还包括收发器，该收发器被配置为服从于频谱扩展而使第一时钟的上升沿和下降沿变圆并且将第一时钟传输到网络。

(补充条款10)一种车载电子设备，包括：

延迟单元，其被配置为通过延迟内部时钟来生成第一时钟；

整形单元，其被配置为通过增加内部时钟的转换速率来生成第二时钟；

开关，其被配置为基于第一时钟和第二时钟，输出第三时钟，该第三时钟具有第一时钟的上升沿和第二时钟的下降沿；以及

接口，其被配置为当用于通过CXPI通信网络与另一车载电子设备进行数据通信的参考时钟变为低电平时，使第三时钟变为低电平。

(补充条款11)根据补充条款10所述的车载电子设备，其中，第三时钟变为低电平的同时参考时钟为低电平。

(补充条款12)一种车载电子设备，包括：

检测单元，其被配置为检测时钟的周期和时钟与从该时钟分开地生成的数据信号之间的相位差；

计算单元，其被配置为基于周期和相位差，获得从时钟的边沿偏移的数据采集定时；以及

同步单元，其被配置为在数据采集定时的时间处采集数据信号的值，并且生成要通过CXPI通信网络传输到另一车载电子设备的数据信号。

(补充条款13)根据补充条款12所述的车载电子设备，其中

基于是否在时钟的边沿的定时处采集起始位的值，计算单元调整来自时钟的边沿的数据采集定时的偏移宽度，其中，数据采集定时用于采集起始位之后的数据信号的值。

(补充条款14)根据补充条款12或13所述的车载电子设备，其当作为CXPI通信网络的主节点执行时，生成时钟，或者当作为CXPI通信网络的从节点执行时，接收来自CXPI通信网络的主节点的时钟。

(补充条款15)根据补充条款12-14中的任一项所述的车载电子设备，其中

检测采用多个检测的平均值作为相位差。

(补充条款16)根据补充条款12-15中的任一项所述的车载电子设备，其中

检测单元，当检测周期时，排除比预定的下限短的时钟和比预定的上限长的时钟。

(补充条款17)一种车载电子设备，包括：

收发器，其被配置为在第一模式下操作，用于通过CXPI通信网络接收来自主节点的编码的参考时钟，用于解码参考时钟，以及用于将参考时钟作为第一输出时钟输出，或者在第二模式下操作，用于在没有解码的情况下输出作为第二输出时钟的参考时钟；

控制单元，其被配置为向收发器发送信号，以使收发器从第一模式转换到第二模式，并且在接收到来自收发器的第二输出时钟时，通过向收发器发送信号以使收发器从第二模式转换到第一模式而获得来自收发器的第一输出时钟。

(补充条款18)根据补充条款17所述的车载电子设备，其中

收发器包括解码单元和输出选择单元，该解码单元被配置为解码参考时钟，该输出选择单元被配置为根据第一模式和第二模式选择性地将第一时钟和第二时钟中的任一个输出到控制单元。

(补充条款19)根据补充条款17或18所述的车载电子设备，其中

收发器包括解码单元和输出控制单元，该解码单元被配置为对编码的且通过网络从另一车载电子设备接收的数据信号进行解码，该输出控制单元被配置为当在第一模式下操作时向控制单元输出解码的数据信号，或者当在第二模式下操作时，向控制单元输出没有解码的数据信号。

(补充条款20)根据补充条款17-19中的任一项所述的车载电子设备，其中

收发器在接收来自控制单元的信号时向主节点发送信号，以使主节点发送参考时钟并且由此获得参考时钟。

(补充条款21)一种电路，包括：

检测单元，其被配置为检测第一时钟和具有比第一时钟的频率慢的频率的第二时钟之间的相位差；

选择单元，其被配置为基于第一时钟和第二时钟的周期和相位差，当第二时钟的边沿对应于第一时钟的周期的前半部分时，选择第一图形，以及当第二时钟的边沿对应于第一时钟的周期的后半部分时，选择第二图形；以及

延迟单元，其被配置为在第一图形中延迟第二时钟而没有延迟第一时钟，在第二图形中延迟第一时钟而没有延迟第二时钟，并且将第一时钟传输到第一电路，该第一电路与第一时钟同步地传输数据，并且将第二时钟传输到第二电路，该第二电路与第二时钟同步地接收数据。

(补充条款22)根据补充条款21所述的电路，其中

基于第一时钟的周期和第二时钟的周期，检测单元检测相位差。

(补充条款23)根据补充条款22所述的电路，其中

基于第一时钟的周期和第二时钟的周期，检测单元检测第一相位差，并且然后基于第一时钟和第二时钟的周期以及第一相位差，检测第二相位差。

(补充条款24)根据补充条款21-23中的任一项所述的电路，其连同第一电路和第二电路被包括在用于控制车辆的电子设备内。

(补充条款25)一种车载电子设备，包括：

输出缓冲器，其被配置为放大输入的信号，以具有在低于电源电位的第一电位和高于接地电位的第二电位之间的振幅，并且将信号输出到车载网络；以及

整形单元，其被配置为将输入的信号整形为具有振幅，使得信号当从输出缓冲器输出时具有在第一电位和第二电位之间的振幅。

(补充条款26)根据补充条款25所述的车载电子设备，其中

输出缓冲器具有要被接通/断开的晶体管开关，以生成要传输到车载网络的信号，当从整形单元输出的信号达到高电平时，接通晶体管开关，还包括：

电压发生器，其被配置为向晶体管开关供应其阈值电压；

开关，其被配置为接通/断开从电压发生器对晶体管开关的阈值电压的供应；以及

电路，其被配置为在从整形单元发送到输出缓冲器的信号达到高电平之前，接通开关。